原创; 先进半导体工艺制造问题与介绍
鄙人是半导体业内研究人员，中文媒体圈中，无论墙内墙外对sub-14 nm的半导体制造存在颇多误解。正好今晚休息在家翻到ASML去年年底的技术报告。想以此为基础对半导体领域中的概念做一个大致介绍。尽量不用任何数学公式。
1.半导体厂商分类
半导体大厂可分为三类：fabless,foundry, 和两者综合体IDM。fabless是只设计芯片但不做半导体制造的。比如高通，华为海思都是这一类。foundry是专精于制造的，比如TSMC。第三种目前只有Intel与三星。曾经的AMD也是综合体，10年左右把fab部分卖给了海湾土豪成立了globalfoundry。目前AMD只做设计了。
看似专精设计或者制造好像能集中技术资源进行研发，但在22 nm以下，设计与制造已经密不可分了。IC设计再也不能天马行空的乱搭逻辑门，必须按照制造的规则进行设计。这也是Intel与三星的优势之所在，为什么会这样，我会做解释。
2.node CD与half-pitch CD
CD=critical dimension
half-pitch CD 简写为HP CD，是专用于光刻领域描述光刻分辨度的技术指标。比如说前一代193i光刻机， HP CD极限值等于38 nm.现在的EUV NXE 3400B可以做到极限13nm.
node CD则完全不同于 HP CD。是一个半导体器件的概念，网上各路媒体所说的技术节点便是这个node CD。
一般而言 node CD约等于1/2 *HP CD。
而在实际制造中，不可能用HP CD极限值来制造，会放宽很多。
3. double patterning的引入
11年 Intel首先将Finfet技术引入22 nm节点。22nm要求 44nm的光刻HP CD。但这在实际工艺中很难实现，太接近38nm极限值了。所以intel率先使用double patterning技术。这一技术把同一层的非常靠近的光刻图案分解到两个掩模(mask)上。分两次曝光实现。同理，self-aligned的技术也被引入，三次曝光，四次曝光都成为了可能。所以就光刻技术而言，分辨率并不是大问题。尤其在self-aligned技术中。deposition淀积可以实现非常好的精度控制，特别是ALD，能实现 atom on atom的精确控制。
没错，半导体工程师就是这么牛逼。
回到1里面那个问题，既然光刻图案需要被分解到多个mask上，芯片的图案自然不能由着fabless的IC设计师随意画了。得遵循光刻的规则。华为海思有的部门在上海，有的在深圳。没一家在台湾。而这种光刻版图的规则毫无疑问是foundry的最高机密。TSMC台积电不可能透露给客户的。海思只能把逻辑设计交给台积电，台积电再帮着优化下。海思原始设计没办法考虑这些光刻规则。这也是为什么我说，长期竞争中，Intel与三星优势的原因。
4, Intel问题到底出在哪里
现在各路媒体都在笑话Intel还待在14 nm，嘲笑曾经的IC霸主落伍了，特别是大陆媒体。台湾还是有懂行的。事实真是这样吗？
我可以非常确定的说，非也。
4.1 node CD的嘴仗
在存储芯片中，由于对良率的容忍度很高，所以node CD往往比逻辑IC要领先很多。三星很早就把三次，甚至四次曝光 （self-aligned）技术引入了nand flash生产。于是当台积电还在22 nm时。三星就开始宣传我们已经有14 甚至 10 nm技术了。那时是13年。三星与台积电在芯片代工中是竞争对手。台积电嘴巴上当然不能输。悄悄的放宽了node CD的定义，也把自己技术从22 nm吹到了14nm。这种嘴炮也延续到了现在，三星与台积电都宣称自己7 nm已经ready随时商业化。个人觉得能比Intel的 14 nm强一点吧。
4.2 sub-14 nm工艺挑战是什么
Intel在19年已经通过了10 nm工艺最终测试。早在18年年末的IEDM会议上，他们已经show出了非常漂亮的器件TEM图像。在某些领域，10nm的芯片早已量产。只不过整个生产转到10 nm仍然需要时间。目前这个厂在oregon，感兴趣的同学可以去参观下。但sub14 nm半导体制造会迎来很多新的挑战。以下我只谈两点
5. 对准问题与FinFET
我尽量少用专业词汇来描述这部分内容
先谈FinFET，FinFET是加大伯克利头牌（名牌都低估了他）教授，胡正明教授最先提出的3D MOSFET器件结构。 通过立体的结构实现了超越前代平面晶体管的性能。11年 Intel率先将其商业化。但到了sub 14 nm FinFET也没那么可靠了。
首先是逃不掉的量子效应，晶体管的电流很难提高了。甚至对于一些材料，电流会变低。对于芯片而言，电流意味着速度。
然后是漏电流，漏电流直接牵扯到功耗。在这么小的节点，FinFET也很难控制漏电。
最后是成本，按照摩尔定律，随着节点的减少，单个晶体管成本应该减少。但sub 14nm那么繁杂的光刻流程，导致单个晶体管成本反而可能会上升。既然如此，继续缩小node CD意义何在？
对准问题：这个问题是目前最致命的，EUV也逃不掉。
一个芯片需要上百个mask与光刻才能完成制造流程。所以光刻是最重要的部分。于是一个非常显而易见的问题发生了，如何保证这么多步光刻能刻在硅片同样的位置。要知道这时候，线宽只有几个纳米呀。稍微一个不留神，两个mask有一点偏差，整个芯片就报废了。现在光刻机得保证125片每小时的产率。不然半导体厂商要亏本。哪有时间慢慢挪硅片呢。
这个问题目前半导体界没有太好的解法，因为这是机械控制领域的问题，进展缓慢。这个问题上，EUV与193i使用相似的对准装置，并没有太大改善。国内总有媒体意淫买台EUV，中芯国际就弯道超车了，怎么可能。
6. 关于EUV的简单介绍
当然最终半导体技术会过度到EUV，目前EUV是各大厂商的机密，我只能从他们会议报告与过往新闻中得出些信息
6.1 三大巨头在EUV的进度
EUV从90年代就开始研发了。在这漫长的过程中，EUV跳票无数次。整个研发过程中，给与ASML最大支持的是Intel，他们买ASML的股票都快成最大股东了，而购买EUV光刻机现货最多的是三星。一直拖到2018年中，ASML才宣告成功。当时我们非常吃惊，因为公认 EUV光源要到250W才能实现盈利，18年2月底会议上还是125W怎么突然几个月时间跳到250W了？后面看EEtimes的报道才看出猫腻了。Intel没有订购那时候的EUV光刻机。前几台全让三星抢了...前几台货不怎么可靠，三星先当冤大头了。韩国人一向比较冲动，EUV光刻机一台售价等于一架F35亏了多少葱友们可以算算...所以三星在之后EUV研发竞赛中反而落后了。机器有问题不落后才怪呢。
目前台积电宣布会在他们 7nm上使用EUV，但仅限于前几层互联线。
Intel也会在他们的7 nm以及10 nm上使用EUV，但EUV现在依然存在可靠性问题。简单点说就是，我买一台1亿美元的机器，当然指望机器24*7的干活赚钱，但现在机器干8小时就得歇8小时，那我买它有屁用。所以ASML在下一代EUV光刻机NXE 3400C中着重提到了可靠性。而其他参数在B的基础上并无实质提高。
参考：https://www.euvlitho.com/2019/S1.pdf
因为Intel那边EUV小组抱怨光刻机的光源经常罢工。
至于国内自媒体热炒的EUV供货问题，Intel是ASML的大股东，哪有公司敢得罪大股东不给大股东供货的？
6,2 EUV关键参数
半导体是一门生意，所以我只谈盈利点。EUV光刻机光源强度决定了芯片产量，只有光源能持续稳定工作
在250W以上，intel台积电们才有钱赚。后面随着技术进一步提高，需要高NA EUV光刻机时，光源功率需求提高到500W。到了那个时候，可能每个半导体fab后面，得跟着一家核电站供能了。
1.半导体厂商分类
半导体大厂可分为三类：fabless,foundry, 和两者综合体IDM。fabless是只设计芯片但不做半导体制造的。比如高通，华为海思都是这一类。foundry是专精于制造的，比如TSMC。第三种目前只有Intel与三星。曾经的AMD也是综合体，10年左右把fab部分卖给了海湾土豪成立了globalfoundry。目前AMD只做设计了。
看似专精设计或者制造好像能集中技术资源进行研发，但在22 nm以下，设计与制造已经密不可分了。IC设计再也不能天马行空的乱搭逻辑门，必须按照制造的规则进行设计。这也是Intel与三星的优势之所在，为什么会这样，我会做解释。
2.node CD与half-pitch CD
CD=critical dimension
half-pitch CD 简写为HP CD，是专用于光刻领域描述光刻分辨度的技术指标。比如说前一代193i光刻机， HP CD极限值等于38 nm.现在的EUV NXE 3400B可以做到极限13nm.
node CD则完全不同于 HP CD。是一个半导体器件的概念，网上各路媒体所说的技术节点便是这个node CD。
一般而言 node CD约等于1/2 *HP CD。
而在实际制造中，不可能用HP CD极限值来制造，会放宽很多。
3. double patterning的引入
11年 Intel首先将Finfet技术引入22 nm节点。22nm要求 44nm的光刻HP CD。但这在实际工艺中很难实现，太接近38nm极限值了。所以intel率先使用double patterning技术。这一技术把同一层的非常靠近的光刻图案分解到两个掩模(mask)上。分两次曝光实现。同理，self-aligned的技术也被引入，三次曝光，四次曝光都成为了可能。所以就光刻技术而言，分辨率并不是大问题。尤其在self-aligned技术中。deposition淀积可以实现非常好的精度控制，特别是ALD，能实现 atom on atom的精确控制。
没错，半导体工程师就是这么牛逼。
回到1里面那个问题，既然光刻图案需要被分解到多个mask上，芯片的图案自然不能由着fabless的IC设计师随意画了。得遵循光刻的规则。华为海思有的部门在上海，有的在深圳。没一家在台湾。而这种光刻版图的规则毫无疑问是foundry的最高机密。TSMC台积电不可能透露给客户的。海思只能把逻辑设计交给台积电，台积电再帮着优化下。海思原始设计没办法考虑这些光刻规则。这也是为什么我说，长期竞争中，Intel与三星优势的原因。
4, Intel问题到底出在哪里
现在各路媒体都在笑话Intel还待在14 nm，嘲笑曾经的IC霸主落伍了，特别是大陆媒体。台湾还是有懂行的。事实真是这样吗？
我可以非常确定的说，非也。
4.1 node CD的嘴仗
在存储芯片中，由于对良率的容忍度很高，所以node CD往往比逻辑IC要领先很多。三星很早就把三次，甚至四次曝光 （self-aligned）技术引入了nand flash生产。于是当台积电还在22 nm时。三星就开始宣传我们已经有14 甚至 10 nm技术了。那时是13年。三星与台积电在芯片代工中是竞争对手。台积电嘴巴上当然不能输。悄悄的放宽了node CD的定义，也把自己技术从22 nm吹到了14nm。这种嘴炮也延续到了现在，三星与台积电都宣称自己7 nm已经ready随时商业化。个人觉得能比Intel的 14 nm强一点吧。
4.2 sub-14 nm工艺挑战是什么
Intel在19年已经通过了10 nm工艺最终测试。早在18年年末的IEDM会议上，他们已经show出了非常漂亮的器件TEM图像。在某些领域，10nm的芯片早已量产。只不过整个生产转到10 nm仍然需要时间。目前这个厂在oregon，感兴趣的同学可以去参观下。但sub14 nm半导体制造会迎来很多新的挑战。以下我只谈两点
5. 对准问题与FinFET
我尽量少用专业词汇来描述这部分内容
先谈FinFET，FinFET是加大伯克利头牌（名牌都低估了他）教授，胡正明教授最先提出的3D MOSFET器件结构。 通过立体的结构实现了超越前代平面晶体管的性能。11年 Intel率先将其商业化。但到了sub 14 nm FinFET也没那么可靠了。
首先是逃不掉的量子效应，晶体管的电流很难提高了。甚至对于一些材料，电流会变低。对于芯片而言，电流意味着速度。
然后是漏电流，漏电流直接牵扯到功耗。在这么小的节点，FinFET也很难控制漏电。
最后是成本，按照摩尔定律，随着节点的减少，单个晶体管成本应该减少。但sub 14nm那么繁杂的光刻流程，导致单个晶体管成本反而可能会上升。既然如此，继续缩小node CD意义何在？
对准问题：这个问题是目前最致命的，EUV也逃不掉。
一个芯片需要上百个mask与光刻才能完成制造流程。所以光刻是最重要的部分。于是一个非常显而易见的问题发生了，如何保证这么多步光刻能刻在硅片同样的位置。要知道这时候，线宽只有几个纳米呀。稍微一个不留神，两个mask有一点偏差，整个芯片就报废了。现在光刻机得保证125片每小时的产率。不然半导体厂商要亏本。哪有时间慢慢挪硅片呢。
这个问题目前半导体界没有太好的解法，因为这是机械控制领域的问题，进展缓慢。这个问题上，EUV与193i使用相似的对准装置，并没有太大改善。国内总有媒体意淫买台EUV，中芯国际就弯道超车了，怎么可能。
6. 关于EUV的简单介绍
当然最终半导体技术会过度到EUV，目前EUV是各大厂商的机密，我只能从他们会议报告与过往新闻中得出些信息
6.1 三大巨头在EUV的进度
EUV从90年代就开始研发了。在这漫长的过程中，EUV跳票无数次。整个研发过程中，给与ASML最大支持的是Intel，他们买ASML的股票都快成最大股东了，而购买EUV光刻机现货最多的是三星。一直拖到2018年中，ASML才宣告成功。当时我们非常吃惊，因为公认 EUV光源要到250W才能实现盈利，18年2月底会议上还是125W怎么突然几个月时间跳到250W了？后面看EEtimes的报道才看出猫腻了。Intel没有订购那时候的EUV光刻机。前几台全让三星抢了...前几台货不怎么可靠，三星先当冤大头了。韩国人一向比较冲动，EUV光刻机一台售价等于一架F35亏了多少葱友们可以算算...所以三星在之后EUV研发竞赛中反而落后了。机器有问题不落后才怪呢。
目前台积电宣布会在他们 7nm上使用EUV，但仅限于前几层互联线。
Intel也会在他们的7 nm以及10 nm上使用EUV，但EUV现在依然存在可靠性问题。简单点说就是，我买一台1亿美元的机器，当然指望机器24*7的干活赚钱，但现在机器干8小时就得歇8小时，那我买它有屁用。所以ASML在下一代EUV光刻机NXE 3400C中着重提到了可靠性。而其他参数在B的基础上并无实质提高。
参考：https://www.euvlitho.com/2019/S1.pdf
因为Intel那边EUV小组抱怨光刻机的光源经常罢工。
至于国内自媒体热炒的EUV供货问题，Intel是ASML的大股东，哪有公司敢得罪大股东不给大股东供货的？
6,2 EUV关键参数
半导体是一门生意，所以我只谈盈利点。EUV光刻机光源强度决定了芯片产量，只有光源能持续稳定工作
在250W以上，intel台积电们才有钱赚。后面随着技术进一步提高，需要高NA EUV光刻机时，光源功率需求提高到500W。到了那个时候，可能每个半导体fab后面，得跟着一家核电站供能了。
291 个评论
你说的这些其实不是大问题了已经因为目前软件的设计越拉越平台无关，cpp，rust之类的native ...
大型 IT 公司里正好相反, CPP的服务始终是主流, 没有要被取代的迹象. 而且越是成熟稳定的service越是有可能切换到 C/C++上. 这里有个关于Google的讨论: https://www.quora.com/Which-programming-languages-does-Google-use-internally . 其中提到 Google Search一开始是用 Java和Python实现的, 但是由于各种稳定性的问题, 最终整个前端加爬虫模块都用C++重写了. 道理也很简单, 哪怕C++实现只快1%, Google也可以节约1%的机器, 在Google的规模上这就是很多很多钱了. 而且对最精通系统构架的程序员来说, 直接使用 C/C++ 可以写出最稳定的程序, 而不是依靠JDK这种runtime.
另外本人也用过超算, 超算的软件复杂度是远远比不上数据中心里的各种服务器的 (基本上就是一个裸的linux加上一些应用软件), 而且他们运算的任务也是比较单一的 (比如就是解大型方程组), 所以更换新的CPU之后有啥问题都比较容易发现和修复. 大型IT公司的数据中心里跑的service都是难以想像地复杂, 没有人敢打包票说把跑google search的机器的CPU从intel换成amd之后还能跑的好好的. 这种 架构加上软件栈的切换都是以三年起规划的, 所以在整个软件生态绑定在Intel上的情况, 没有特别大的好处公司是不会去切换到 AMD的, 更不要说 ARM了. (所以为什么高通近些年也放弃了 ARM 服务器)
只是介绍半导体业界一些概念，因为中文媒体圈把这些概率全混淆了。比如最基本的node CD都没搞懂就开...
但AMD确实做到了频率线程双双吊打英特尔，如果你说AMD是假7nm，那他们是怎么做到的呢.....
樓主結論：中芯半導體別說彎道超車，連其他晶片廠的車尾燈都看不到（這樣總結對嗎）
大型 IT 公司里正好相反, CPP的服务始终是主流, 没有要被取代的迹象. 而且越是成熟稳定的se...
我劝你找个大厂实习真实了解一下大厂是怎么运作的。
这个问题目前半导体界没有太好的解法，因为这是机械控制领域的问题，进展缓慢。这个问题上，EUV与193i使用相似的对准装置，并没有太大改善。国内总有媒体意淫买台EUV，中芯国际就弯道超车了，怎么可能。
沒錯沒錯
據我所知台積電的設備商
滾珠軸承還得用日本的 (世界第一精度 不得不服)
調教是台日合作的
彎道黨以為買了什麼就能搞定
簡直異想天開
最後都要有人來調教
沒錯沒錯
據我所知台積電的設備商
滾珠軸承還得用日本的 (世界第一精度 不得不服)
調教是台日合作的
彎道黨以為買了什麼就能搞定
簡直異想天開
最後都要有人來調教
第二个链接里的评论都说了，这是拿ARM的单核单线程跟Xeon的单线程比；这种比较没啥实际意义。就我个...
SPEC Benchmark不看看评论。
我劝你找个大厂实习真实了解一下大厂是怎么运作的。
我觉的讨论问题就事论事就可以了, 没有必要质疑讨论者的资格.
本人在大厂工作了也有七八年了, 从infra到产品都做过. 我的很多观点来自公司内部的资料但是我不能分享, 所以我找了一些公开可查的资料, 如果你觉的不对的话你可以指出哪里有问题, 或者是提出你的角度的观点.
近几年我是比较看好AMD的成长的 ($10以下也买了不少他们的股票hold到现在), 但是如果光看一些 Ryzen的 tech spec和benchmark就觉的AMD可以吃下Intel手中data center的蛋糕还是太naive了. AMD 在财报中 miss data center的revenue也不是一次两次了 (https://www.marketwatch.com/story/the-problem-with-amds-data-center-business-2020-01-28), 从从业者的角度来看intel的生态以及长年累月在intel生态上的优化/投入 显然是公司没有动力切换到 AMD的重要原因.
当然不是说Data Center就绝对不考虑AMD CPU. 现在AWS也有提供一些使用Ryzen的instance给希望要价格便宜算力足的用户, 但还远远不是主流.
另外我是挺同意 KKKQQQ 的观点就是 在 sub-14nm 的领域 Intel 同时掌握设计和工艺会让他有技术优势. 就算是今天Intel还是可以用14nm工艺做出单核性能最强的CPU不就是最明显的证明吗?
楼主能不能谈一谈intel 14纳米和amd 7纳米的区别吗，amd的7纳米更多的是一种宣传吗？但是好像确实amd的7纳米带来了更高的单核效率和更优秀的功耗控制
我觉的讨论问题就事论事就可以了, 没有必要质疑讨论者的资格. 本人在大厂工作了也有七八年了, 从in...
你之前说的那一大堆东西和我的经验完全相反，没有讨论的必要了已经。你说大厂七八年我是100%存疑的。
Intel在整个生态上还是有很大的优势的, IT企业的数据中心里的软件stack (操作系统, 编译...
AMD同性能的CPU比Intel省一半电现在已经是现实了。
今年还是7 nm。EUV台积电自己说法是，只做前几层互联。但具体是哪几层不清楚。
不就是今年第四季度吗？5nm，给苹果和华为用的
台积电5nm马上就要大量出货了，而且去年的7nm euv锤英特尔的10nm问题不大
请问1NM之后会是怎样的?那个自旋电子技术是否是续命的有效解决方案?中芯能不能胜任华为的“托付”呢？如果中芯硬要救华为，美国是否能够远程毁坏半导体设备呢？好像问题有点多，不好意思。
首先感謝樓主打這一大篇文字介紹半導體製程
不過文中有些部份，可能由於樓主是作Analog電路或是學界出身，和當前的Digital電路及產業趨勢有一點資訊落差了，另外有些資訊過時了一年多(在半導體業這就是很久很久的意思)
因此補充一些資訊如下：
1.關於fabless和foundry合作的磨合及最佳化問題
這個在產業界已經有比較成熟的解法實際上先進製程(<14nm)的所有產品都是Design House/EDA/Foundry非常緊密合作的結果。
反正TSMC最先進製程也只有一家半的Design House在用，要說這點IDM有優勢，我認為太誇大了，現實結果來看反而foundry的商業分工模式，在開發效率上壓倒了吃大鍋飯的IDM模式。
(IDM模式下Design端和Foundry端互踢皮球，這是不在產業界不會深刻了解的問題)
先進製程開發首先EDA和Foundry合作對製程作後端驗證，得出Design Rule之後會讓前端的Design House進行初步設計。一般前端只作到RTL的電路描述(並不涉及實際上的佈線和最後DFM)，交給Foundry作後端優化。這中間要經過多次的來回迭代(一般需要12month+)來讓一個node的方方面面都達到穩定。
最後DFM(Design for Manufacturing)是會讓客戶(Design House)看的，不是如樓主說那是商業機密。反正看了你也不能怎樣，更不可能從DFM的結果逆向工程出多少製程機密。反而是Foundry為了取信客戶，會提供GDSII檔案，讓客戶可以對最終成品作光學比對證明Foundry沒有加料進去。
提到加料這個Trusted Foundry的安全性問題，軍事等級的晶片是很在意的，也會真的去作光學比對。一般商用是不會搞這麼複雜，就是單純相信Foundry不會亂搞。在這樣的運作模式下，Design House其實只設計到邏輯，最後佈線和DFM都是Foundry說了算，這也是台積電作為專業Foundry的價值所在。
2.
Intel的問題，樓主雖然提到自從三星亂搞node命名之後，XXnm更多只是一種行銷名詞而和實際的性能無關，這點是正確的，但其他的資訊都過時一年半以上了。
Intel是卡在193i的SAQP作不出來。不是double patterning而是Quadruple patterning(四重曝光)。最早引入SADP的Intel反而在SAQP野心太大，一口氣想要跨大步，結果一直摔跤，蹉跖了七年的時光。
Intel 10nm和TSMC 7nm是同級製程，如果使用193i黃光曝光需要作SAQP。TSMC後來在2018年克服了這個問題成功量產第一代的7nm製程，Intel跌跌撞撞到現在10nm都還沒辦法用在高性能產品上。
而且就Intel的說法是打算放棄10nm了，你看現在官方法說會重點都是「雖然我們在10nm輸了但7nm會追回來的，7nm和10nm的技術難題不相關所以我們很有信心」。什麼叫技術難題不相關呢？因為Intel 7nm是要用EUV曝光不是用193i黃光，那自然不會碰到七年來揮之不去的SAQP惡夢了。
3.
關於EUV的耗電量問題，這個是ASML正在優化的問題，不過EUV本身的衰減太強了，即使在真空中用高反射的反射鏡，也需要很強的初始能量。(不能像193i那樣用透鏡，會直接被吸收掉)
不過EUV製程的難題其實不在這方面，最領先的也不是Intel。Intel是最早去推動ASML作EUV光刻機的沒錯，但到準備實用化的後期(2014年以後)，反而是TSMC和ASML有非常深度的合作。當時ASML在台積電的駐廠人員基本上作的就是全世界最先進的曝光工藝研發了，在學界不會有如此接近產業的研究，而Intel和三星根本還沒進場，2014年10月在EUV Symposium上公佈結果時，Intel的工程師心裡一定是很震驚的。
題外話是，當時TSMC負責這個技術攻關的嚴濤南，後來就直接從TSMC跳槽到ASML去了...基本上EUV這種一臺一億美金的設備是高度客製化的，全球一共也才三個客戶，在TSMC、三星、Intel用的機器實際上是不一樣的，ASML更不可以能把只屬於TSMC的客製化機密告訴其他兩間。
所以說在EUV製程上，TSMC才是最領先的Foundry是毫無疑問的，這也符合產業現狀：台積電的EUV產品早就在市場上賣了，三星的還在磨良率，Intel甚至連Risk production都還沒開始。
評論區我也看了一輪，elsaanna蔥友說的比較接近硬體界實務。
不過軟-硬整合是整個系統是否能順利發揮最大效能的關鍵，這方面的優勢可以抵過一個full node的硬體代差(但是不能抵過兩個代差，兩個代差太巨大了，Intel最好加把勁把7nm生出來)
不過文中有些部份，可能由於樓主是作Analog電路或是學界出身，和當前的Digital電路及產業趨勢有一點資訊落差了，另外有些資訊過時了一年多(在半導體業這就是很久很久的意思)
因此補充一些資訊如下：
1.關於fabless和foundry合作的磨合及最佳化問題
這個在產業界已經有比較成熟的解法實際上先進製程(<14nm)的所有產品都是Design House/EDA/Foundry非常緊密合作的結果。
反正TSMC最先進製程也只有一家半的Design House在用，要說這點IDM有優勢，我認為太誇大了，現實結果來看反而foundry的商業分工模式，在開發效率上壓倒了吃大鍋飯的IDM模式。
(IDM模式下Design端和Foundry端互踢皮球，這是不在產業界不會深刻了解的問題)
先進製程開發首先EDA和Foundry合作對製程作後端驗證，得出Design Rule之後會讓前端的Design House進行初步設計。一般前端只作到RTL的電路描述(並不涉及實際上的佈線和最後DFM)，交給Foundry作後端優化。這中間要經過多次的來回迭代(一般需要12month+)來讓一個node的方方面面都達到穩定。
最後DFM(Design for Manufacturing)是會讓客戶(Design House)看的，不是如樓主說那是商業機密。反正看了你也不能怎樣，更不可能從DFM的結果逆向工程出多少製程機密。反而是Foundry為了取信客戶，會提供GDSII檔案，讓客戶可以對最終成品作光學比對證明Foundry沒有加料進去。
提到加料這個Trusted Foundry的安全性問題，軍事等級的晶片是很在意的，也會真的去作光學比對。一般商用是不會搞這麼複雜，就是單純相信Foundry不會亂搞。在這樣的運作模式下，Design House其實只設計到邏輯，最後佈線和DFM都是Foundry說了算，這也是台積電作為專業Foundry的價值所在。
2.
Intel的問題，樓主雖然提到自從三星亂搞node命名之後，XXnm更多只是一種行銷名詞而和實際的性能無關，這點是正確的，但其他的資訊都過時一年半以上了。
Intel是卡在193i的SAQP作不出來。不是double patterning而是Quadruple patterning(四重曝光)。最早引入SADP的Intel反而在SAQP野心太大，一口氣想要跨大步，結果一直摔跤，蹉跖了七年的時光。
Intel 10nm和TSMC 7nm是同級製程，如果使用193i黃光曝光需要作SAQP。TSMC後來在2018年克服了這個問題成功量產第一代的7nm製程，Intel跌跌撞撞到現在10nm都還沒辦法用在高性能產品上。
而且就Intel的說法是打算放棄10nm了，你看現在官方法說會重點都是「雖然我們在10nm輸了但7nm會追回來的，7nm和10nm的技術難題不相關所以我們很有信心」。什麼叫技術難題不相關呢？因為Intel 7nm是要用EUV曝光不是用193i黃光，那自然不會碰到七年來揮之不去的SAQP惡夢了。
3.
關於EUV的耗電量問題，這個是ASML正在優化的問題，不過EUV本身的衰減太強了，即使在真空中用高反射的反射鏡，也需要很強的初始能量。(不能像193i那樣用透鏡，會直接被吸收掉)
不過EUV製程的難題其實不在這方面，最領先的也不是Intel。Intel是最早去推動ASML作EUV光刻機的沒錯，但到準備實用化的後期(2014年以後)，反而是TSMC和ASML有非常深度的合作。當時ASML在台積電的駐廠人員基本上作的就是全世界最先進的曝光工藝研發了，在學界不會有如此接近產業的研究，而Intel和三星根本還沒進場，2014年10月在EUV Symposium上公佈結果時，Intel的工程師心裡一定是很震驚的。
題外話是，當時TSMC負責這個技術攻關的嚴濤南，後來就直接從TSMC跳槽到ASML去了...基本上EUV這種一臺一億美金的設備是高度客製化的，全球一共也才三個客戶，在TSMC、三星、Intel用的機器實際上是不一樣的，ASML更不可以能把只屬於TSMC的客製化機密告訴其他兩間。
所以說在EUV製程上，TSMC才是最領先的Foundry是毫無疑問的，這也符合產業現狀：台積電的EUV產品早就在市場上賣了，三星的還在磨良率，Intel甚至連Risk production都還沒開始。
評論區我也看了一輪，elsaanna蔥友說的比較接近硬體界實務。
不過軟-硬整合是整個系統是否能順利發揮最大效能的關鍵，這方面的優勢可以抵過一個full node的硬體代差(但是不能抵過兩個代差，兩個代差太巨大了，Intel最好加把勁把7nm生出來)
台湾整体薪资就不行啊而且只有foundry可以没有一线fabless和cs大厂。 你看看美国呢？fo...
在美國 CS >>> Design House > foundry
在台灣 Design House >= foundry > CS
薪資是現實的，清楚的解釋了為什麼Intel的製程競爭力就是輸TSMC，因為Intel fab裡那群老頭的研發力早就退化，新人又青黃不接，聰明的工程師全都唸CS去了。在台灣EE一直是第一志願，CS是第二，雖然分數差沒很大，但最頂尖的理工人才都是唸EE的。還有，以國際元(int$)換算的工程師年薪，TSMC是比Intel高一截的，別把尖端製程科技想的太簡單啊…
至於中國的情況，就我所知中芯開給研發人員的package還不如TSMC的南京廠。
要知道南京廠的工程師是不可能碰到機密的，作的是最接近雜工的工作。中芯開出來的package比給打雜的工程師還低，我真心不知道他們想要怎樣的人才…
你看市值就知道了，台积电市值200多b只是uber的一半不到，而uber只是二线厂，amazon 微...
你搞错数量级了；Uber现在的市值只有60B，台积电的市值是Uber的四倍。主要半导体公司今天的市值：
三星：273B
英特尔：266B
台积电：252B
英伟达：212B
高通：90B
AMD：62B
首先感謝樓主打這一大篇文字介紹半導體製程不過文中有些部份，可能由於樓主是作Analog電路或是學界出...
SAQP问题依然是对准，这一块我很确定Intel 19年已经搞定了。EUV这一块怎么说呢，ASML与TSMC有一个合作组，每年advanced lithography 都能看到报告。但科研与实际生产又很大的区别。ASML与三家都有密切合作，很难说偏向于谁。半导体归根结底是一门生意，赚钱才是最重要的。早在18年开始，很多人都怀疑TSMC的良率问题。这一点可以参考三星与TSMC的利润率，三星技术落后于TSMC，但利润率却比TSMC高，难道不奇怪吗？
你看市值就知道了，台积电市值200多b只是uber的一半不到，而uber只是二线厂，amazon 微...
腾讯的市值曾经等于全台湾的GDP。。。但你相信腾讯>台积电？
楼主能不能谈一谈intel 14纳米和amd 7纳米的区别吗，amd的7纳米更多的是一种宣传吗？但是...
做生意的当然会宣传自己产品好啦，这点大厂们跟街头小贩没区别的
SAQP问题依然是对准，这一块我很确定Intel 19年已经搞定了。EUV这一块怎么说呢，ASML与...
你的利潤率數據是哪來的，鐵定有問題，三星的fab利潤率遠遠落後TSMC的。
TSMC可是毛利率逼近50%的壟斷級企業，三星fab主要的客戶是自家的Deisng team還要折價接NVdia和Qcom的單，利潤率慘澹無比，根本賠錢在作Foundry。
Foundry生意就是贏者全拿，很現實的。
在美國 CS >>> Design House > foundry在台灣 Design House ...
苹果的design工程师薪水还是很高的；现在Google、FB之类的公司都在做in-house design，待遇也很不错。
我记得以前看到的一个新闻是台湾平均薪资最高的公司是联发科，300万新台币。
在美國 CS >>> Design House > foundry在台灣 Design House ...
这得谈到美帝的人才优势了，台大电机系再怎么牛，也只能招台湾一地的学生。美国EE牛校太多了，伯克利，MIT，斯坦福都比台大强。剩下的UCSB，UCSD,UCLA,UIUC等等一大票恐怕台大也很难说超越。我也是其中之一毕业的，这些学校生源是全世界学生，特别中国与印度。二十几亿生源池比两千万怎么比。本土老美做半导体也有，收入也很不错比flag低不了多少。我毕业的学校EE比CS平均年薪只低2W刀，而且大部分EE学生是做fab的。foundry收入在美国被低估的很厉害。
中芯国际就比较悲催了，实在闻者伤心见者流泪，不忍心谈。
首先感謝樓主打這一大篇文字介紹半導體製程不過文中有些部份，可能由於樓主是作Analog電路或是學界出...
另外，光刻领域最权威的是advanced lithography SPIE.这一点无论学术界还是工业界都无争议。
我现在就在业界。。。明显我写的很大部分你没认真看。SAQP的问题是对准，这一点上，哪怕你从193i换到EUV也没办法解决。毕竟这一块是机械领域的问题，没有太有效的解决办法。我稍微提一点机密，对准问题也可以说是EPE问题，光刻结束后的刻蚀经常把需要保留的线条移除了。但如果下面的线条刻蚀率不同呢？如果在光源上再做一点手脚呢？
10nm上，intel把这些问题都解决了。
半导体工程师很牛逼的，什么歪招都能想得到的。
这是我能说的极限了。能不能懂看你自己。
10nm上，intel把这些问题都解决了。
半导体工程师很牛逼的，什么歪招都能想得到的。
这是我能说的极限了。能不能懂看你自己。
SPEC Benchmark不看看评论。
SPEC只是众多CPU benchmark中的一个，对程序在实际运行环境里的表现指导意义不大。我给你举个例子：很多应用程序都会用矢量计算单元做并行计算来加速，ARM的矢量计算单元宽度是128 bit，Intel的x86是256/512 bit，不考虑其它因素，x86就是ARM的2-4倍。x86还支持超线程，一个物理内核相当于两个逻辑内核，跑多线程的话就更要胜出ARM很多了。服务器芯片上ARM是远不能和x86竞争的；能威胁到Intel在服务器芯片市场地位是AMD，不是ARM。
在美國 CS >>> Design House > foundry在台灣 Design House ...
对准问题有多麻烦，可以看ASML NXE 3400B到 3400C的技术指标。他们压根就不敢提对准进步了多少，只能针对Intel那边的抱怨，说光源的availability提高了。
我现在就在业界。。。明显我写的很大部分你没认真看。SAQP的问题是对准，这一点上，哪怕你从193i换...
呃…好吧，你打從心底覺得intel製程技術最優，那我也無話可說…
不過業界就是這麼現實，美國政府要一個先進製程foundry，比起一直跳著舉手喊選我選我的intel，最後結果選了那個三推四請，還要一堆條件才肯來的TSMC，已經很能說明intel的麻煩了。
要我說，intel現在就是處在一個走夜路吹哨子壯膽，用powerpoint作晶片的狀態...
可怕的不是輸，而是不知道自己輸在哪。
你既然人在業界，就去業界打聽一圈最新消息。如果你擔心公正性，可以找IBM-Samsung體系出來的，和intel/TSMC都沒有利害關系的問問，現在製程是誰領先。
不然我們也可以兩年後2022年來看這篇文章。
在美國 CS >>> Design House > foundry在台灣 Design House ...
我顺手查了一下，台积电平均薪资在200万新台币上下，还是比Intel在美国的薪资低不少的。
我顺手查了一下，台积电平均薪资在200万新台币上下，还是比Intel在美国的薪资低不少的。
我說要用國際元(int$)換算…
另外台積電是靠分紅而不是靠固定薪資算package的公司
如果你真的很想知道這方面的比較，最近台積已經在內部徵求沙漠開荒勇士(for Arizona)
開出來的條件是salary三倍(但不含bonus，所以總packge大概變1.8倍)
我說要用國際元(int$)換算…另外台積電是靠分紅而不是靠固定薪資算package的公司如果你真的很...
刚才Google了一下才知道国际元是什么意思。如果按国际元（购买力平价）计算，美国不同地区生活成本差别很大（主要体现在房价上）；这么比的话，英特尔硅谷的薪资应该是不如台积电，不过其它分部所在地区的生活成本要低很多，就未必不如台积电了。
我查到的200万新台币是total package，包含了分红；说实在话低得有点让我惊讶。前面说了联发科平均薪资是300万新台币，我觉得台积电应该差不了多少才是。
好奇的问一下，台积电给Arizona开出的薪资大概是多少？
呃…好吧，你打從心底覺得intel製程技術最優，那我也無話可說…不過業界就是這麼現實，美國政府要一個...
其实我感情上偏向TSMC的，毕竟是华人的企业。虽然我不给他们打工，但好几个同学都在TSMC上班。其中就有在EUV那个组的。
我是大陆人，刚才Google了一下才知道国际元是什么意思。如果按国际元（购买力平价）计算，美国不同地...
我猜你是查到政府要求公佈的那個「上市櫃員工非管理職平均薪資」了…那個不是工程研發人員的起薪，是包含了行政、人資、線上作業員所有基層員工的平均薪資。非研發單位的薪資當然是比較低的。研發單位的31職等以今年的行情來看，bonus以往年平均22~30個月來計算的話，第一年package包含入職金大概在230~270萬，這是31職等，如果32/33職等的新人當然更高。
沙漠開荒勇士沒有讓新人去，學弟那邊傳出來的消息，就是我上面說的那個條件。如果以三年經驗的工程師來看，大概換算美金在20~25萬美金/年，包吃住吧。
呃…好吧，你打從心底覺得intel製程技術最優，那我也無話可說…不過業界就是這麼現實，美國政府要一個...
薪酬这种东西，我实在没法晒我的工资单，公开了也能知道我是哪的人了。但看下企业利润就明白了。
https://www.eetimes.com/intel-expected-to-regain-top-chipseller-ranking/#
毕竟企业有高利润才能给员工开高薪。
抱歉我不能用内部资料，但EETIMES一向很权威。在业内就必须与这三家大厂发生关系，我当然也不例外。
薪酬这种东西，我实在没法晒我的工资单，公开了也能知道我是哪的人了。但看下企业利润就明白了。https...
咳嗯嗯，你也是業界的人，你怎麼會拿IDM的「營收」比Foundry的「營收」呢
IDM的營收來自直接售賣市場的產品總額，Foundry的營收來自B2B客戶
Sales(營收)不是Revenue(利潤)好嗎…
你要比最終售賣到市場上產品的總營收，應該是把TSMC的客戶營收(Qcom，Nv，MTK那些)全部加一加再扣掉TSMC自身的營收(因為不扣掉就重複計算了)
整個TSMC的ecosystem產生的sales遠遠大於Intel一家IDM好嗎...
我猜你是查到政府要求公佈的那個「上市櫃員工非管理職平均薪資」了…那個不是工程研發人員的起薪，是包含了...
英特尔在美国的薪资中位数是10万美元，所有员工在内；研发和工程部门当然也要高出不少。具体到foundry，有几年工作经验的工程师一般在8级，差不多是年薪20万美元左右；当然吃住公司是不管的。这么看来，英特尔三星台积电在美国的薪资都差不多。
咳嗯嗯，你也是業界的人，你怎麼會拿IDM的「營收」比Foundry的「營收」呢IDM的營收來自直接售...
https://www.gartner.com/en/newsroom/press-releases/2020-01-14-gartner-says-worldwide-semiconductor-revenue-declined-11-point-9-percent-in-2019
高通+博通还没Intel的一半呢，海思压根没进前十。实事求是一点好吧，少年。这两年半导体业界利润整体萎缩，TSMC那些小客户倒的特别快。
英特尔在美国的薪资中位数是10万美元，所有员工在内；研发和工程部门当然也是要高出不少的。具体到fou...
只敢谈稍微远一点的，三星在美国开的研发人员是20万刀。当然得是有很高学术水平的。吃住没听说哪家公司管。。。
https://www.gartner.com/en/newsroom/press-releases...
你這個榜單又是Revenue不是Sales…你要比Revenue怎麼會只拿fabless來和IDM比
fabless是要付錢給Foundry的耶，當然Revenue，比Revnue的話是要ecosystem上所有公司全部加起一起比(相當於Intel一間IDM的Revenue也是由Maket/Design/Fab合力產生的)
比方說2018年Intel Revenue是66B，TSMC是35B，B+Q是30B，還沒算NV，以及Apple這個最大客戶的純晶片銷售(這個沒法算，因為Apple不單賣晶片)
要知道B+Q只佔TSMC客戶三成不到的比重啊...
依B+Q的Revnue去放大再打個折
整個TSMC ecosystem在2018年的總Revenue估計在110B上下吧
你是不是對商業和市場怎麼運作的沒什麼概念啊....
咳嗯嗯，你也是業界的人，你怎麼會拿IDM的「營收」比Foundry的「營收」呢IDM的營收來自直接售...
这么说吧，世界上最大的手机市场是中国，但大陆这几年经济很惨，手机销量萎缩厉害。而且受困于贸易战，高通他们这些fabless在中国大陆被打压的很厉害。什么专利之类的，共产党才不会管，直接明抢的。一家公司怎么斗得过呢。博通相对高通，由于大陆市场占比没那么大，所以从18年开始，反超了高通。博通很多产品是不走TSMC的，因为是analog，32nm，44nm都够用了。
你這個榜單又是Revenue不是Sales…你要比Revenue怎麼會只拿fabless來和IDM比...
你一直谈薪资啊，没利润怎么发高工资？哪怕谈sales、高通+博通也不到INTEL的一半呀。
https://www.eetimes.com/global-ic-sales-continue-their-dive/
英特尔在美国的薪资中位数是10万美元，所有员工在内；研发和工程部门当然也是要高出不少的。具体到fou...
嗯嗯，那的確是差不多吧，畢竟同區域跳槽的成本低，薪資一定是不會偏離行情太遠的。(不過中芯開那個情懷價給碩畢新人是怎麼回事..)
前面說的int$轉換對台積有利，主要是台灣的生活成本和稅務低的比較優勢
聽說沙漠開荒團都是無家累的人在報名
已成家的可能壓根就覺得台灣過這麼爽為什麼要去亞利桑那找罪受哈哈…
请问一下，中国现在超级集中力量发展半导体，我判断基本是在浪费资源，不可能追得上。不如把钱投入到新兴领域。
请问您的判断是什么？
请问您的判断是什么？
你一直谈薪资啊，没利润怎么发高工资？哪怕谈sales、高通+博通也不到INTEL的一半呀。https...
Foundry/Fab的工資成本才佔利潤的零頭而已，拜託…最貴的都是設備折舊好嗎。
你可能懂得技術，但真的不明白這個行業的「business」是怎麼運作的…建議你找管錢的部門談談，了解一下商業運作的實務，不要憑空抓數據或Google一些表格就來爭論…
请问一下，中国现在超级集中力量发展半导体，我判断基本是在浪费资源，不可能追得上。不如把钱投入到新兴领...
中国不应别管什么node CD，能赚钱才是第一位的。有利润再谈技术赶超。
请问一下，中国现在超级集中力量发展半导体，我判断基本是在浪费资源，不可能追得上。不如把钱投入到新兴领...
中國半導體業，特色就是說得比做得厲害三倍…
然後中芯的核心骨幹人才，都靠一些台灣不用的的棄將或者退休人員…
然後EUV曝光機鐵定是買不到了…
這種情況是能怎麼發展…我…也不知道…應該又是騙補貼吧…
只敢谈稍微远一点的，三星在美国开的研发人员是20万刀。当然得是有很高学术水平的。吃住没听说哪家公司管...
外派當然包吃住了，但是要簽綁三年的合約，拿的也是不能換工作的簽證也就是不給跳槽，聽說也不能申請綠卡和身分…
這種條件老實說算是蠻讓人不想去的...但1.8倍package，重賞之下必有勇夫吧…
Foundry/Fab的工資成本才佔利潤的零頭而已，拜託…最貴的都是設備折舊好嗎。你可能懂得技術，但...
再简单一点吧，没利润哪来的高工资，不给高工资谁拼命给你做研发。fab里面一大票化学试剂，光刻胶，develop是剧毒，没钱谁乐意成天碰这些剧毒玩意？
至于商业，TSMC做为中间商，营收总不可能大于高通他们这些fabless之和吧？何况TSMC的利润率一向是大厂中最难看。设备折旧的话，其实半导体设备更新并没有那么快。很多机器往往鼓捣下能坚持很多年。我博士学校那台E-beam服役十几年了，但系里老板们照样用那台老爷机把各大会议期刊刷得飞起。
外派當然包吃住了，但是要簽綁三年的合約，拿的也是不能換工作的簽證也就是不給跳槽，聽說也不能申請綠卡和...
TSMC arizona那个厂怎么说呢，毕竟是终端客户的要求。跟美国F35项目有些关系。但也有很多人认为是电力供应问题。台湾现在对核电那么抵制，下一代fab又是电老虎。只好去美国了。EUV的话，看3400C怎么样吧。今年疫情太厉害，很多研发推迟了。设备都到位了，但没有报告。
https://imgur.com/XoARrBe
上面是各大科技公司的EBITDA Margin列表嘿
第一名台積電 64.02%
第四名Intel 46.14%
真不懂你口口聲聲說台積利潤率低是聽哪些不三不四的消息來源…
Foundry業有比台積電更賺錢的公司嗎?
壟斷產業的好處就是別人排隊作晶片，價格隨你開好嗎…
上面是各大科技公司的EBITDA Margin列表嘿
第一名台積電 64.02%
第四名Intel 46.14%
真不懂你口口聲聲說台積利潤率低是聽哪些不三不四的消息來源…
Foundry業有比台積電更賺錢的公司嗎?
壟斷產業的好處就是別人排隊作晶片，價格隨你開好嗎…
TSMC arizona那个厂怎么说呢，毕竟是终端客户的要求。跟美国F35项目有些关系。但也有很多人...
拜託別聽那些莫名其妙的消息來源....
1. Arizona廠主要是商務部門來談的，五角大廈要的F35用的FPGA是透過Xilinx間接過來施壓，沒有直接殺上門來，因為太敏感，而且Mil/Aero需求太小
2. Arizona月產才能2萬片，台積電總共月產能超過100萬片12吋約當晶圓。
明顯不是電力問題，電力缺口根本是被政治炒作的假議題。
要是真的電力有問題就會搬30萬片產能過去而不是2萬片。
用的是EE times的表。然后 EE times成了不三不四的媒体？
你對Revenue和Sales那些商業相關的東西明明就解讀錯誤，張飛打岳飛
解釋給你聽你又不信硬是要一直辯…我還能怎麼辦…(攤手
好啦好啦都算你對好了，我懶得吵了
拜託別聽那些莫名其妙的消息來源....1. Arizona廠主要是商務部門來談的，五角大廈要的F35...
只是EUV是电老虎,193i能吃多少电？整个EUV产能到今年年底全世界预计也才几万片，2W的月产量已经非常大了。Intel TSMC那么多厂，每个厂技术节点都不同。绝大部分还是在用193i。TSMC因为还有很多小厂的单，所以甚至32nm 44nm的单都在做。16年地震，台南台积电的厂全部关掉不就是因为核电站断电了吗。台积电不大批搬走，其中一个原因是台湾毕竟薪资低。大陆开个几十万人民币年薪，从台积电挖跑了多少人，你也清楚。当然了，大陆半导体有一大堆问题。但钱这玩意没人会嫌少。
只是EUV是电老虎,193i能吃多少电？整个EUV产能到今年年底全世界预计也才几万片，2W的月产量已...
「大陆开个几十万人民币年薪，从台积电挖跑了多少人」
你看，這又是個被汙染過的錯誤消息來源，這件事從來沒發生過，只存在牆內媒體的幻想裡。
你去中芯打聽打聽嘛，看看package和台積電差了多少…
哪來的中芯從台積電挖人，只有在TSMC待不下去，連UMC都不收的人，被排擠到中國去好嗎…
楼主在工艺这块讲的很专业，但是芯片优劣不只取决于工艺的。最典型的就是NVIDIA用台积电14nm打败了AMD的台积电7nm芯片（GTX 2080 vs Radeon VII），性能更高的同时功耗甚至还更低，这就是架构设计的力量了
「大陆开个几十万人民币年薪，从台积电挖跑了多少人」你看，這又是個被汙染過的錯誤消息來源，這件事從來沒...
Burn Lin...这位193i的提出者，TSMC光刻主管你可以了解下
Burn Lin...这位193i的提出者，TSMC光刻主管你可以了解下
本人電子小白，看你們吵了很久插一句嘴，上幾個禮拜有新聞說台積電買了幾千億（？）度綠電。基本上如果中共沒把電廠打爛，台灣電力是沒問題的。
楼主在工艺这块讲的很专业，但是芯片优劣不只取决于工艺的。最典型的就是NVIDIA用台积电14nm打败...
器件，工艺，模电之外的东西我就不懂了。
本人電子小白，看你們吵了很久插一句嘴，上幾個禮拜有新聞說台積電買了幾千億（？）度綠電。基本上如果中共...
绿电问题是不稳定，fab里面电压跳一下，上亿刀的EUV机器可能就报废了。
SPEC只是众多CPU benchmark中的一个，对程序在实际运行环境里的表现指导意义不大。我给你...
“SPEC只是众多CPU benchmark中的一个，对程序在实际运行环境里的表现指导意义不大。”
你赢了。
器件，工艺，模电之外的东西我就不懂了。
补充一下，数电开发以前是开发人员手写vhdl或者verilog，现在芯片里很多部分连hdl的代码都是自动生成的了，开发者像写高级语言一样设计芯片。
https://pincong.rocks/question/22161如何评价这个帖子里的回答呢？我把它复制过来了
让诸位失望了，业内人，换来的到底是193 DUV，还是EUV，还是别的什么，怎么运回来的。咱也不敢说，反正我能讲的是，新闻上不会是大张旗鼓炫耀的，闷声发大财嘛~可怜的是某些井底之蛙还在嚷嚷一把火烧了EUV。
SMIC 14nm和国内IP供应商14nm IP已经开发完毕，各个PVT corner的testchip很稳定，达到了协议规范制定的标准，毫无压力。是国内的IP供应商，porting的全家桶，这下SMIC 14/12作为一个平台开放出来，IP基本上是齐全了，还不存在美国禁运的限制。
正在基于SMIC 7nm开发7nm IP，从设计leader的反馈看，pdk目前还在迭代，但已经趋于稳定，performance略逊于TSMC N7，不过对于云计算、5G，够够的了。进度的话，明年可以tape out，后年可以量产出货。
不好意思了，这个速度是不是让某些人很失望？
自从进入FinFET时代，以前平面工艺时代的scaling by Moore's law就不是那么回事了。这和FinFET的鳍状栅极结构有关。你看到的16、14、12、10、7、5、3，也不全是gate length，和MOSFET area、和SoC的集成度，更是没有了scaling的关系。说起来三星更奇葩，14、11、10、8、7、5、4、3都有。
大体上讲，从14到7再到5，performance的提升没有像55到40到28这么猛。最重要的改善反倒是leakage power，这就是为什么你会看到移动设备，尤其是手机AP，基本上都采用最先进工艺的原因，因为这些应用是非常需要低功耗的。
单单只考虑云计算、5G等对生产率提升比较明显的ICT应用，7nm在3年内是完全够用了，3年内5nm对性能提升的边际效益是很难抵消N5比N7多出的full mask、wafer等制造费用增加的。我甚至觉得3年后，能用得起7nm作量产的玩家也少之又少。
3年时间，我估计SMIC N+2不说量产，测试片应该是没问题的。即使台积电那时候攻克了3nm量产，这个差距也在明显缩小。
考虑到中国半导体起步晚，以往存在数十年的技术差距，这个追赶速度只能用惊人来形容。
这也是美帝害怕的原因，前方ICT、半导体技术的发展已经能看到超高的壁障了，而这个障碍又受限于当前几乎是一潭死水的基础科学，后面中国又追赶得很凶。换谁谁不怕？
BTW，前面我记得有人说过太湖之光，公布的当然不会是最好的。最新的进展嘛，咱也不能说，你们慢慢猜去吧，哈哈。唱衰什么的尽管来，真不care。
好像还有某位老兄高论5nm只有TSMC搞，也不知道从哪听来的，令人叹为观止。事实是TSMC、Samsung都在做5nm和3nm，但是各家对特征尺寸的定义不完全一样。从技术角度说，Samsung的3GAA是更接近传统平面工艺的3nm定义。Synopsys和Cadence两家EDA寡头在和TSMC、Samsung联合开发5nm、3nm的BE flow和OPC校正，就能看得出人家三星的进展了。
其实吧，被US强力摁住的ASML，EUV的核心是Cymer的光源，这属于US的关键技术。为了规避10%的线，ASML已经在测试日本Gigaphoton生产的不受禁运的EUV光源，目前进展非常顺利，和载台的微调还在进行中，完全替代1年左右差不多。ASML用了这么多年的Cymer亲儿子，为啥要换光源，它想卖给谁，你们自己去想。不过我相信结论不是在座大多数想听的。So what? 哈哈。
上个月和应用材料和Lam Research的Asia-Pacific的EVP/GM喝咖啡还聊到，两家都在亚洲注册新公司了，避免陷入面向华为芯片供应商的潜在工具禁运。
跨国资本的利益诉求远远超出了对政治的忠诚。跨国企业们都精明得很，上有政策下有对策，这帮老兄养了一帮legal可不是吃干饭的，研究新的钻空子解决方案可比你们想的积极多了，谁会跟钱过不去呢？
让诸位失望了，业内人，换来的到底是193 DUV，还是EUV，还是别的什么，怎么运回来的。咱也不敢说，反正我能讲的是，新闻上不会是大张旗鼓炫耀的，闷声发大财嘛~可怜的是某些井底之蛙还在嚷嚷一把火烧了EUV。
SMIC 14nm和国内IP供应商14nm IP已经开发完毕，各个PVT corner的testchip很稳定，达到了协议规范制定的标准，毫无压力。是国内的IP供应商，porting的全家桶，这下SMIC 14/12作为一个平台开放出来，IP基本上是齐全了，还不存在美国禁运的限制。
正在基于SMIC 7nm开发7nm IP，从设计leader的反馈看，pdk目前还在迭代，但已经趋于稳定，performance略逊于TSMC N7，不过对于云计算、5G，够够的了。进度的话，明年可以tape out，后年可以量产出货。
不好意思了，这个速度是不是让某些人很失望？
自从进入FinFET时代，以前平面工艺时代的scaling by Moore's law就不是那么回事了。这和FinFET的鳍状栅极结构有关。你看到的16、14、12、10、7、5、3，也不全是gate length，和MOSFET area、和SoC的集成度，更是没有了scaling的关系。说起来三星更奇葩，14、11、10、8、7、5、4、3都有。
大体上讲，从14到7再到5，performance的提升没有像55到40到28这么猛。最重要的改善反倒是leakage power，这就是为什么你会看到移动设备，尤其是手机AP，基本上都采用最先进工艺的原因，因为这些应用是非常需要低功耗的。
单单只考虑云计算、5G等对生产率提升比较明显的ICT应用，7nm在3年内是完全够用了，3年内5nm对性能提升的边际效益是很难抵消N5比N7多出的full mask、wafer等制造费用增加的。我甚至觉得3年后，能用得起7nm作量产的玩家也少之又少。
3年时间，我估计SMIC N+2不说量产，测试片应该是没问题的。即使台积电那时候攻克了3nm量产，这个差距也在明显缩小。
考虑到中国半导体起步晚，以往存在数十年的技术差距，这个追赶速度只能用惊人来形容。
这也是美帝害怕的原因，前方ICT、半导体技术的发展已经能看到超高的壁障了，而这个障碍又受限于当前几乎是一潭死水的基础科学，后面中国又追赶得很凶。换谁谁不怕？
BTW，前面我记得有人说过太湖之光，公布的当然不会是最好的。最新的进展嘛，咱也不能说，你们慢慢猜去吧，哈哈。唱衰什么的尽管来，真不care。
好像还有某位老兄高论5nm只有TSMC搞，也不知道从哪听来的，令人叹为观止。事实是TSMC、Samsung都在做5nm和3nm，但是各家对特征尺寸的定义不完全一样。从技术角度说，Samsung的3GAA是更接近传统平面工艺的3nm定义。Synopsys和Cadence两家EDA寡头在和TSMC、Samsung联合开发5nm、3nm的BE flow和OPC校正，就能看得出人家三星的进展了。
其实吧，被US强力摁住的ASML，EUV的核心是Cymer的光源，这属于US的关键技术。为了规避10%的线，ASML已经在测试日本Gigaphoton生产的不受禁运的EUV光源，目前进展非常顺利，和载台的微调还在进行中，完全替代1年左右差不多。ASML用了这么多年的Cymer亲儿子，为啥要换光源，它想卖给谁，你们自己去想。不过我相信结论不是在座大多数想听的。So what? 哈哈。
上个月和应用材料和Lam Research的Asia-Pacific的EVP/GM喝咖啡还聊到，两家都在亚洲注册新公司了，避免陷入面向华为芯片供应商的潜在工具禁运。
跨国资本的利益诉求远远超出了对政治的忠诚。跨国企业们都精明得很，上有政策下有对策，这帮老兄养了一帮legal可不是吃干饭的，研究新的钻空子解决方案可比你们想的积极多了，谁会跟钱过不去呢？
首先感謝樓主打這一大篇文字介紹半導體製程不過文中有些部份，可能由於樓主是作Analog電路或是學界出...
层主也是业内人士 如何看待我上面贴的那个战狼关于光刻机的回复呢。
补充一下，数电开发以前是开发人员手写vhdl或者verilog，现在芯片里很多部分连hdl的代码都是...
verilog本科时都做过，都是纯逻辑层面的东西，不到底层谈不上什么高端技术
https://pincong.rocks/question/22161如何评价这个帖子里的回答呢？...
支乎的装逼臭味太浓了，实在读不下去。第一段就错了。193现在全是immersion的。他连一个i都不愿意带。不知道哪来的资格跟应用材料那边谈数。
层主也是业内人士 如何看待我上面贴的那个战狼关于光刻机的回复呢。
中芯還是等搞定了N+2拿出成品再來吹比較好…
前面說了，中國半導體業一向是說比作厲害三倍。
近幾年SIMC離TSMC最接近的node是在28nm，也就是193i黃光單次曝光的最後一個node，是一個很長效的node。因為單次曝光成本就是低，很多晶片產品的甜蜜點是在28nm，所以目前各大foundry都有不少的28nm營收佔比。
中芯的28nm量產離TSMC大概只差了四年，假設N+2相當於弱化版的TSMC 7nm能順利在2023年出來，那就是五年半差距。越甩越遠大概就是所謂中國速度的意思。
verilog本科时都做过，都是纯逻辑层面的东西，不到底层谈不上什么高端技术
写verilog的人普遍工资比做底层的高，而且verilog现在也不是芯片设计里最抽象的了
verilog本科时都做过，都是纯逻辑层面的东西，不到底层谈不上什么高端技术
逻辑层才是智慧含量最高的，越接近物理越近似于炼丹，你说古代的炼金术士有少技术呢？
我在文中已经说了，sub14 nm的设计得跟fab一起做的。因为光刻规则非常特殊。AMD已经不做fa...
那为什么英特尔和三星能力这么强在芯片上面疯狂翻车，现在amd的35w(最高55w)芯片都可以干笔记本的满血i9(125w),三星韩版s20性能上也有问题，能耗比干不过高通，最高性能也弱于高通。
逻辑层才是智慧含量最高的，越接近物理越近似于炼丹，你说古代的炼金术士有少技术呢？
喵喵...你可知道EDA领域，做最底层版图几何算法的出了多少图灵奖吗？你不会鄙视图灵奖的含金量把？
那为什么英特尔和三星能力这么强在芯片上面疯狂翻车，现在amd的35w(最高55w)芯片都可以干笔记本...
特定的测评什么结果都搞出来的。
喵喵...你可知道EDA领域，做最底层版图几何算法的出了多少图灵奖吗？你不会鄙视图灵奖的含金量把？
然而逻辑层面才是图灵奖的主流啊
逻辑层才是智慧含量最高的，越接近物理越近似于炼丹，你说古代的炼金术士有少技术呢？
你不懂的东西最好少谈啊，这样只会显示你有多low。什么IP 之类的我不做所以我几乎不会说。但我觉得只写逻辑连个gate delay都算不清楚，竞争冒险都不知道。流片时哪怕是神仙帮忙都没办法成功。
特定的测评什么结果都搞出来的。
韩版的确有这问题，韩版价格要低于高通港版1000多，如果是假的，市场就不会表现这种差异，并且马来西亚也用的三星芯片也有这问题。关于amd如果测评是假的话，那么就牵涉到多家测评媒体造假以及多个测评软件造假，你应该写写那些老外大V如何造假（amd不是任何项目都比英特尔强，在特定的项目和软件英特尔有些优势）
然而逻辑层面才是图灵奖的主流啊
那EDA领域做逻辑的拿图灵奖的有谁？这块我虽然不做，但也清楚。
你不懂的东西最好少谈啊，这样只会显示你有多low。什么IP 之类的我不做所以我几乎不会说。但我觉得只...
所以说你们是炼金术士，受物理层面的制约太大，开发周期太长，cpu代替asic其实就是业界尽可能抛弃底层专注逻辑的结果，否则按你的意识一个加法器效率那么差怎么可能竞争过别人。
总有人抬钢琴有人奏钢琴，但是历史上更多记住的是奏钢琴的人。
写verilog的人普遍工资比做底层的高，而且verilog现在也不是芯片设计里最抽象的了
哪怕在国内，现在fab里的工资也高过数字了。中芯国际14 nm项目能开到16万年薪+上海户口+管住。这还是5年前的价码。当时marvel是15万年薪。
韩版的确有这问题，韩版价格要低于高通港版1000多，如果是假的，市场就不会表现这种差异，并且马来西亚...
不是我专业上的东西，我没有乱写的兴趣爱好。
然而逻辑层面才是图灵奖的主流啊
真懒得说你，自己不懂的东西少瞎吹。连数字逻辑这些玩意，连现在主流大学里一个博士都不会去做，还图灵奖。。。要做算法找计算机码农去，EE最多逻辑做做计算机系统结构与AI，但这块一般放在计算机系。做点狗屁数字逻辑连个学位都拿不到还图灵奖？这玩意不过国内大学好些没paper的EE教授骗横向课题用的。另外，我们EE真玩数学玩算法厉害的是通讯领域，很多博士直接从数学系招人。
你也适可而止吧。
不是我专业上的东西，我没有乱写的兴趣爱好。
amd现在的能耗比和多核性能优势明显好于inter在单核上也已经在赶超，为什么？看眼市场的反应就明白了，不需要什么高深的知识，钱永远往真相跑，假如amd在扯淡，买家回去一测就知道了艹这八核渲染跑的这么慢。然后就是amd的股市迅速下跌，amd的市场不升反降，inter也不会降价卖产品。你去看眼英伟达的20系显卡就明白，实际效果没有吹的狠，结果市场反应就一般，到现在steam依旧是10系显卡的天下。国际市场不是中国赌场，光骗人是吸不到钱的。如果amd做这些小动作，它的下场跟瑞幸咖啡一个样，已经被inter的14nm+++++打死在沙滩上
amd现在的能耗比和多核性能优势明显好于inter在单核上也已经在赶超，为什么？看眼市场的反应就明白...
https://www.edn.com/ic-insights-top-25-ic-firms-haves-versus-have-nots/?utm_source=eetimes&utm_medium=networksearch
都认为AMD业绩上升是买了ATI，ATI是做显卡的。我听到的消息是，AMD把ATI显卡整合到他们产品里了。当然比Intel 单独CPU跑游戏要强。
如果你或者你看的公众号比他们还靠谱，那可以直接进军纳斯达克开市场调研公司成亿万富翁了。
https://www.edn.com/ic-insights-top-25-ic-firms-ha...
AMD并购ATI是06年的事了，最初的意图就是整合CPU和GPU，但是很长时间里都没啥起色；最近几年AMD业绩上升的原因还不如说是这几年Intel太衰造成的。要说CPU和GPU整合，Intel也在做，从SandyBridge（第二代酷睿）开始CPU和GPU就在一个die上了。但是Intel的GPU实在是烂泥糊不上墙，跟AMD都还差着几条大街，更不用说Nvidia了。
AMD并购ATI是06年的事了，最初的意图就是整合CPU和GPU，但是很长时间里都没啥起色；最近几年...
这一块我并不清楚，不要来问我。但2019年出货前10并没有AMD，甚至纯搞模拟的TI都比AMD强
牙膏厂最近十年吃老本吃的太爽了，不思进取，就得按摩店在后头拿鞭子抽着才能走得快点。
我是真搞不懂，连我上司，IEEE FELLOW+美国工程院院士都只明白器件，工艺这圈里的事情。外面的不知道，只是EEtimes上面翻到得一些八卦，怎么品葱里这么多从EUV，到IP，到公司运营都懂的全能人才。
这一块我并不清楚，不要来问我。但2019年出货前10并没有AMD，甚至纯搞模拟的TI都比AMD强
AMD前些年是很衰，跟内斗太厉害也有关系。并购ATI后好几年的时间里做CPU的原班人马和做GPU的前ATI员工都是泾渭分明井水不犯河水，一直到12年Lisa Su上台以后才有所改观。
我是真搞不懂，连我上司，IEEE FELLOW+美国工程院院士都只明白器件，工艺这圈里的事情。外面的...
术业有专攻，隔行如隔山，很正常。很多公司内部的事情都不会上媒体，而是通过员工之间口口相传。
我是真搞不懂，连我上司，IEEE FELLOW+美国工程院院士都只明白器件，工艺这圈里的事情。外面的...
这你就不明白了，北美华人里面的5毛，用特朗普的话说，没有人比我更懂半导体体了，他们的结论只有一个，美国芯片完蛋了，为啥，他们吧中国市场送给了国内生产商，以及韩日台
支乎的装逼臭味太浓了，实在读不下去。第一段就错了。193现在全是immersion的。他连一个i都不...
也就是它谈到的各种都是错的，我就担心的就是他说的荷兰在试验日本的光源以后美国都制裁不到，还有就是那几家半导体准备跟中共勾兑继续卖给华为。超算他也是说的有板有眼。
也就是它谈到的各种都是错的，我就担心的就是他说的荷兰在试验日本的光源以后美国都制裁不到，还有就是那几...
半导体是纯生意，赚钱最重要。但没人有胆子违反制裁协议。哪怕开分公司，也无法绕开制裁规定。美国没有什么几大半导体设备商，只有一家巨头，applied material。这家巨头后面全是些做光刻胶，metal之类耗材的跟屁虫。世界上唯一能跟它竞争下的是Tokyo electron也落后了很多很多。而且这两家关系非常亲密是穿一条裤子交情。15年时几乎合并了。后来，因为美国会反垄断法介入，没合并成功。但互相之间交换了大量股权。
EUV的光源是Intel给ASML持续几十年塞钱，然后ASML拿去买Cymer光源公司。最后Cymer整出来的。日本那家纯备胎。EUV的话，nikon也是备胎。
已隐藏
半导体是纯生意，赚钱最重要。但没人有胆子违反制裁协议。哪怕开分公司，也无法绕开制裁规定。美国没有什么...
这样我就放心了，华为最得意的手机就没得玩直接掐死，舒服了。
这样我就放心了，华为最得意的手机就没得玩直接掐死，舒服了。
我个人认为哪怕川普不整华为，华为也没几年好日子了。这企业内部管理问题很严重，一线研发人员本来应该是高科技企业的核心资产。但华为内部权力已经落在HR那帮行政人员手上了。简单点说，就是华为已经国企化了。
有篇草榴社区的前华为员工这问题谈的很详细。
我个人认为哪怕川普不整华为，华为也没几年好日子了。这企业内部管理问题很严重，一线研发人员本来应该是高...
我不这么认为，在通讯领域爱立信思科这些不是被华为打的节节败退么，研发人员走乐就换一批国内有的是人去996，