原创; 先进半导体工艺制造问题与介绍
鄙人是半导体业内研究人员，中文媒体圈中，无论墙内墙外对sub-14 nm的半导体制造存在颇多误解。正好今晚休息在家翻到ASML去年年底的技术报告。想以此为基础对半导体领域中的概念做一个大致介绍。尽量不用任何数学公式。
1.半导体厂商分类
半导体大厂可分为三类：fabless,foundry, 和两者综合体IDM。fabless是只设计芯片但不做半导体制造的。比如高通，华为海思都是这一类。foundry是专精于制造的，比如TSMC。第三种目前只有Intel与三星。曾经的AMD也是综合体，10年左右把fab部分卖给了海湾土豪成立了globalfoundry。目前AMD只做设计了。
看似专精设计或者制造好像能集中技术资源进行研发，但在22 nm以下，设计与制造已经密不可分了。IC设计再也不能天马行空的乱搭逻辑门，必须按照制造的规则进行设计。这也是Intel与三星的优势之所在，为什么会这样，我会做解释。
2.node CD与half-pitch CD
CD=critical dimension
half-pitch CD 简写为HP CD，是专用于光刻领域描述光刻分辨度的技术指标。比如说前一代193i光刻机， HP CD极限值等于38 nm.现在的EUV NXE 3400B可以做到极限13nm.
node CD则完全不同于 HP CD。是一个半导体器件的概念，网上各路媒体所说的技术节点便是这个node CD。
一般而言 node CD约等于1/2 *HP CD。
而在实际制造中，不可能用HP CD极限值来制造，会放宽很多。
3. double patterning的引入
11年 Intel首先将Finfet技术引入22 nm节点。22nm要求 44nm的光刻HP CD。但这在实际工艺中很难实现，太接近38nm极限值了。所以intel率先使用double patterning技术。这一技术把同一层的非常靠近的光刻图案分解到两个掩模(mask)上。分两次曝光实现。同理，self-aligned的技术也被引入，三次曝光，四次曝光都成为了可能。所以就光刻技术而言，分辨率并不是大问题。尤其在self-aligned技术中。deposition淀积可以实现非常好的精度控制，特别是ALD，能实现 atom on atom的精确控制。
没错，半导体工程师就是这么牛逼。
回到1里面那个问题，既然光刻图案需要被分解到多个mask上，芯片的图案自然不能由着fabless的IC设计师随意画了。得遵循光刻的规则。华为海思有的部门在上海，有的在深圳。没一家在台湾。而这种光刻版图的规则毫无疑问是foundry的最高机密。TSMC台积电不可能透露给客户的。海思只能把逻辑设计交给台积电，台积电再帮着优化下。海思原始设计没办法考虑这些光刻规则。这也是为什么我说，长期竞争中，Intel与三星优势的原因。
4, Intel问题到底出在哪里
现在各路媒体都在笑话Intel还待在14 nm，嘲笑曾经的IC霸主落伍了，特别是大陆媒体。台湾还是有懂行的。事实真是这样吗？
我可以非常确定的说，非也。
4.1 node CD的嘴仗
在存储芯片中，由于对良率的容忍度很高，所以node CD往往比逻辑IC要领先很多。三星很早就把三次，甚至四次曝光 （self-aligned）技术引入了nand flash生产。于是当台积电还在22 nm时。三星就开始宣传我们已经有14 甚至 10 nm技术了。那时是13年。三星与台积电在芯片代工中是竞争对手。台积电嘴巴上当然不能输。悄悄的放宽了node CD的定义，也把自己技术从22 nm吹到了14nm。这种嘴炮也延续到了现在，三星与台积电都宣称自己7 nm已经ready随时商业化。个人觉得能比Intel的 14 nm强一点吧。
4.2 sub-14 nm工艺挑战是什么
Intel在19年已经通过了10 nm工艺最终测试。早在18年年末的IEDM会议上，他们已经show出了非常漂亮的器件TEM图像。在某些领域，10nm的芯片早已量产。只不过整个生产转到10 nm仍然需要时间。目前这个厂在oregon，感兴趣的同学可以去参观下。但sub14 nm半导体制造会迎来很多新的挑战。以下我只谈两点
5. 对准问题与FinFET
我尽量少用专业词汇来描述这部分内容
先谈FinFET，FinFET是加大伯克利头牌（名牌都低估了他）教授，胡正明教授最先提出的3D MOSFET器件结构。 通过立体的结构实现了超越前代平面晶体管的性能。11年 Intel率先将其商业化。但到了sub 14 nm FinFET也没那么可靠了。
首先是逃不掉的量子效应，晶体管的电流很难提高了。甚至对于一些材料，电流会变低。对于芯片而言，电流意味着速度。
然后是漏电流，漏电流直接牵扯到功耗。在这么小的节点，FinFET也很难控制漏电。
最后是成本，按照摩尔定律，随着节点的减少，单个晶体管成本应该减少。但sub 14nm那么繁杂的光刻流程，导致单个晶体管成本反而可能会上升。既然如此，继续缩小node CD意义何在？
对准问题：这个问题是目前最致命的，EUV也逃不掉。
一个芯片需要上百个mask与光刻才能完成制造流程。所以光刻是最重要的部分。于是一个非常显而易见的问题发生了，如何保证这么多步光刻能刻在硅片同样的位置。要知道这时候，线宽只有几个纳米呀。稍微一个不留神，两个mask有一点偏差，整个芯片就报废了。现在光刻机得保证125片每小时的产率。不然半导体厂商要亏本。哪有时间慢慢挪硅片呢。
这个问题目前半导体界没有太好的解法，因为这是机械控制领域的问题，进展缓慢。这个问题上，EUV与193i使用相似的对准装置，并没有太大改善。国内总有媒体意淫买台EUV，中芯国际就弯道超车了，怎么可能。
6. 关于EUV的简单介绍
当然最终半导体技术会过度到EUV，目前EUV是各大厂商的机密，我只能从他们会议报告与过往新闻中得出些信息
6.1 三大巨头在EUV的进度
EUV从90年代就开始研发了。在这漫长的过程中，EUV跳票无数次。整个研发过程中，给与ASML最大支持的是Intel，他们买ASML的股票都快成最大股东了，而购买EUV光刻机现货最多的是三星。一直拖到2018年中，ASML才宣告成功。当时我们非常吃惊，因为公认 EUV光源要到250W才能实现盈利，18年2月底会议上还是125W怎么突然几个月时间跳到250W了？后面看EEtimes的报道才看出猫腻了。Intel没有订购那时候的EUV光刻机。前几台全让三星抢了...前几台货不怎么可靠，三星先当冤大头了。韩国人一向比较冲动，EUV光刻机一台售价等于一架F35亏了多少葱友们可以算算...所以三星在之后EUV研发竞赛中反而落后了。机器有问题不落后才怪呢。
目前台积电宣布会在他们 7nm上使用EUV，但仅限于前几层互联线。
Intel也会在他们的7 nm以及10 nm上使用EUV，但EUV现在依然存在可靠性问题。简单点说就是，我买一台1亿美元的机器，当然指望机器24*7的干活赚钱，但现在机器干8小时就得歇8小时，那我买它有屁用。所以ASML在下一代EUV光刻机NXE 3400C中着重提到了可靠性。而其他参数在B的基础上并无实质提高。
参考：https://www.euvlitho.com/2019/S1.pdf
因为Intel那边EUV小组抱怨光刻机的光源经常罢工。
至于国内自媒体热炒的EUV供货问题，Intel是ASML的大股东，哪有公司敢得罪大股东不给大股东供货的？
6,2 EUV关键参数
半导体是一门生意，所以我只谈盈利点。EUV光刻机光源强度决定了芯片产量，只有光源能持续稳定工作
在250W以上，intel台积电们才有钱赚。后面随着技术进一步提高，需要高NA EUV光刻机时，光源功率需求提高到500W。到了那个时候，可能每个半导体fab后面，得跟着一家核电站供能了。
1.半导体厂商分类
半导体大厂可分为三类：fabless,foundry, 和两者综合体IDM。fabless是只设计芯片但不做半导体制造的。比如高通，华为海思都是这一类。foundry是专精于制造的，比如TSMC。第三种目前只有Intel与三星。曾经的AMD也是综合体，10年左右把fab部分卖给了海湾土豪成立了globalfoundry。目前AMD只做设计了。
看似专精设计或者制造好像能集中技术资源进行研发，但在22 nm以下，设计与制造已经密不可分了。IC设计再也不能天马行空的乱搭逻辑门，必须按照制造的规则进行设计。这也是Intel与三星的优势之所在，为什么会这样，我会做解释。
2.node CD与half-pitch CD
CD=critical dimension
half-pitch CD 简写为HP CD，是专用于光刻领域描述光刻分辨度的技术指标。比如说前一代193i光刻机， HP CD极限值等于38 nm.现在的EUV NXE 3400B可以做到极限13nm.
node CD则完全不同于 HP CD。是一个半导体器件的概念，网上各路媒体所说的技术节点便是这个node CD。
一般而言 node CD约等于1/2 *HP CD。
而在实际制造中，不可能用HP CD极限值来制造，会放宽很多。
3. double patterning的引入
11年 Intel首先将Finfet技术引入22 nm节点。22nm要求 44nm的光刻HP CD。但这在实际工艺中很难实现，太接近38nm极限值了。所以intel率先使用double patterning技术。这一技术把同一层的非常靠近的光刻图案分解到两个掩模(mask)上。分两次曝光实现。同理，self-aligned的技术也被引入，三次曝光，四次曝光都成为了可能。所以就光刻技术而言，分辨率并不是大问题。尤其在self-aligned技术中。deposition淀积可以实现非常好的精度控制，特别是ALD，能实现 atom on atom的精确控制。
没错，半导体工程师就是这么牛逼。
回到1里面那个问题，既然光刻图案需要被分解到多个mask上，芯片的图案自然不能由着fabless的IC设计师随意画了。得遵循光刻的规则。华为海思有的部门在上海，有的在深圳。没一家在台湾。而这种光刻版图的规则毫无疑问是foundry的最高机密。TSMC台积电不可能透露给客户的。海思只能把逻辑设计交给台积电，台积电再帮着优化下。海思原始设计没办法考虑这些光刻规则。这也是为什么我说，长期竞争中，Intel与三星优势的原因。
4, Intel问题到底出在哪里
现在各路媒体都在笑话Intel还待在14 nm，嘲笑曾经的IC霸主落伍了，特别是大陆媒体。台湾还是有懂行的。事实真是这样吗？
我可以非常确定的说，非也。
4.1 node CD的嘴仗
在存储芯片中，由于对良率的容忍度很高，所以node CD往往比逻辑IC要领先很多。三星很早就把三次，甚至四次曝光 （self-aligned）技术引入了nand flash生产。于是当台积电还在22 nm时。三星就开始宣传我们已经有14 甚至 10 nm技术了。那时是13年。三星与台积电在芯片代工中是竞争对手。台积电嘴巴上当然不能输。悄悄的放宽了node CD的定义，也把自己技术从22 nm吹到了14nm。这种嘴炮也延续到了现在，三星与台积电都宣称自己7 nm已经ready随时商业化。个人觉得能比Intel的 14 nm强一点吧。
4.2 sub-14 nm工艺挑战是什么
Intel在19年已经通过了10 nm工艺最终测试。早在18年年末的IEDM会议上，他们已经show出了非常漂亮的器件TEM图像。在某些领域，10nm的芯片早已量产。只不过整个生产转到10 nm仍然需要时间。目前这个厂在oregon，感兴趣的同学可以去参观下。但sub14 nm半导体制造会迎来很多新的挑战。以下我只谈两点
5. 对准问题与FinFET
我尽量少用专业词汇来描述这部分内容
先谈FinFET，FinFET是加大伯克利头牌（名牌都低估了他）教授，胡正明教授最先提出的3D MOSFET器件结构。 通过立体的结构实现了超越前代平面晶体管的性能。11年 Intel率先将其商业化。但到了sub 14 nm FinFET也没那么可靠了。
首先是逃不掉的量子效应，晶体管的电流很难提高了。甚至对于一些材料，电流会变低。对于芯片而言，电流意味着速度。
然后是漏电流，漏电流直接牵扯到功耗。在这么小的节点，FinFET也很难控制漏电。
最后是成本，按照摩尔定律，随着节点的减少，单个晶体管成本应该减少。但sub 14nm那么繁杂的光刻流程，导致单个晶体管成本反而可能会上升。既然如此，继续缩小node CD意义何在？
对准问题：这个问题是目前最致命的，EUV也逃不掉。
一个芯片需要上百个mask与光刻才能完成制造流程。所以光刻是最重要的部分。于是一个非常显而易见的问题发生了，如何保证这么多步光刻能刻在硅片同样的位置。要知道这时候，线宽只有几个纳米呀。稍微一个不留神，两个mask有一点偏差，整个芯片就报废了。现在光刻机得保证125片每小时的产率。不然半导体厂商要亏本。哪有时间慢慢挪硅片呢。
这个问题目前半导体界没有太好的解法，因为这是机械控制领域的问题，进展缓慢。这个问题上，EUV与193i使用相似的对准装置，并没有太大改善。国内总有媒体意淫买台EUV，中芯国际就弯道超车了，怎么可能。
6. 关于EUV的简单介绍
当然最终半导体技术会过度到EUV，目前EUV是各大厂商的机密，我只能从他们会议报告与过往新闻中得出些信息
6.1 三大巨头在EUV的进度
EUV从90年代就开始研发了。在这漫长的过程中，EUV跳票无数次。整个研发过程中，给与ASML最大支持的是Intel，他们买ASML的股票都快成最大股东了，而购买EUV光刻机现货最多的是三星。一直拖到2018年中，ASML才宣告成功。当时我们非常吃惊，因为公认 EUV光源要到250W才能实现盈利，18年2月底会议上还是125W怎么突然几个月时间跳到250W了？后面看EEtimes的报道才看出猫腻了。Intel没有订购那时候的EUV光刻机。前几台全让三星抢了...前几台货不怎么可靠，三星先当冤大头了。韩国人一向比较冲动，EUV光刻机一台售价等于一架F35亏了多少葱友们可以算算...所以三星在之后EUV研发竞赛中反而落后了。机器有问题不落后才怪呢。
目前台积电宣布会在他们 7nm上使用EUV，但仅限于前几层互联线。
Intel也会在他们的7 nm以及10 nm上使用EUV，但EUV现在依然存在可靠性问题。简单点说就是，我买一台1亿美元的机器，当然指望机器24*7的干活赚钱，但现在机器干8小时就得歇8小时，那我买它有屁用。所以ASML在下一代EUV光刻机NXE 3400C中着重提到了可靠性。而其他参数在B的基础上并无实质提高。
参考：https://www.euvlitho.com/2019/S1.pdf
因为Intel那边EUV小组抱怨光刻机的光源经常罢工。
至于国内自媒体热炒的EUV供货问题，Intel是ASML的大股东，哪有公司敢得罪大股东不给大股东供货的？
6,2 EUV关键参数
半导体是一门生意，所以我只谈盈利点。EUV光刻机光源强度决定了芯片产量，只有光源能持续稳定工作
在250W以上，intel台积电们才有钱赚。后面随着技术进一步提高，需要高NA EUV光刻机时，光源功率需求提高到500W。到了那个时候，可能每个半导体fab后面，得跟着一家核电站供能了。
291 个评论
英特爾( INTC-US )週一(27日)拋出人事震撼彈，宣布首席工程師Murthy Renduchintala將離職，技術部門分為五個團隊，是英特爾上週財報揭露或將晶片生產外包之後的最新動向。
而且其实我做fab是在学校的时候，现在我在某一线fabless做研发。很多情况我知道的非常清楚虽然我...
目標是2050年使用100%，還早得很呢，這種就是嘴巴上說說的願景，實際上沒達成也不會怎樣。
說到TSMC的承諾最多信一半....比起三星的承諾只能信兩成，GlobalFoundries的承諾基本上都是屁話好得多了。Intel本來信用很好，自從14nm一直+++++++之後，現在Intel fab進度基本上沒人信了。
剛剛消息傳出來Intel人事大地震啊…嗯…這震一下不知道7nm還生不生得出來…
英特爾最黑暗時刻，7 奈米延宕恐遭詐欺調查
英特爾在7 奈米製程的挫折，應該不會僅是裁員了事，甚至可能將面臨股東們的集體訴訟。
英特爾7 奈米製程失敗，不僅要克服技術挑戰，也將面對法律挑戰。有美國律師事務所公告呼籲，英特爾股東若因近期股市造成損失，應加入潛在證券詐欺的集體訴訟，並鼓勵所有能協助調查或提供證據的人士與他們聯繫。
英特爾公佈財報時，也表示7 奈米製程受挫，震撼了半導體業，因英特爾遲遲無法克服技術困難，導致股價24 日暴跌近16%，市值蒸發近430 億美元，可以說，本季財報是英特爾史上最黑暗的一天。所以也被美國知名集體訴訟律師事務所Hagens Berman 盯上。
https://img.technews.tw/wp-content/uploads/2020/07/28101035/intel-0728.png
（Source：Google 財經）
Hagens Berman 表示，英特爾先前曾保證7 奈米製程將在2021 年推出，這可能誤導投資者對相關資訊的認知。他強調英特爾早在2019 年投資者大會起，就一直表示將在2021 年發表首批7 奈米晶片，且還聲稱產品將比10 奈米製程的面積效率提高近一倍。這消息確實鼓舞了市場，然而卻不斷拖延，引起大批投資者不滿。
如今股價更是一落千丈，自然引起集體訴訟律師事務所的關注，預期會有不少股東願意加入，英特爾要面臨的挑戰又一樁。英特爾身上還有之前資安漏洞Spectre 等訴訟還未解決，可說是雪上加霜。
近期，英特爾的失敗不僅助攻台積電，華爾街更多辯論其實在AMD。據外媒報導，已有不少金融專業人士表態，沒有理由持有英特爾從5 年前每股不到2 美元，到如今AMD 股價首次超越英特爾
英特爾在7 奈米製程的挫折，應該不會僅是裁員了事，甚至可能將面臨股東們的集體訴訟。
英特爾7 奈米製程失敗，不僅要克服技術挑戰，也將面對法律挑戰。有美國律師事務所公告呼籲，英特爾股東若因近期股市造成損失，應加入潛在證券詐欺的集體訴訟，並鼓勵所有能協助調查或提供證據的人士與他們聯繫。
英特爾公佈財報時，也表示7 奈米製程受挫，震撼了半導體業，因英特爾遲遲無法克服技術困難，導致股價24 日暴跌近16%，市值蒸發近430 億美元，可以說，本季財報是英特爾史上最黑暗的一天。所以也被美國知名集體訴訟律師事務所Hagens Berman 盯上。
https://img.technews.tw/wp-content/uploads/2020/07/28101035/intel-0728.png
Hagens Berman 表示，英特爾先前曾保證7 奈米製程將在2021 年推出，這可能誤導投資者對相關資訊的認知。他強調英特爾早在2019 年投資者大會起，就一直表示將在2021 年發表首批7 奈米晶片，且還聲稱產品將比10 奈米製程的面積效率提高近一倍。這消息確實鼓舞了市場，然而卻不斷拖延，引起大批投資者不滿。
如今股價更是一落千丈，自然引起集體訴訟律師事務所的關注，預期會有不少股東願意加入，英特爾要面臨的挑戰又一樁。英特爾身上還有之前資安漏洞Spectre 等訴訟還未解決，可說是雪上加霜。
近期，英特爾的失敗不僅助攻台積電，華爾街更多辯論其實在AMD。據外媒報導，已有不少金融專業人士表態，沒有理由持有英特爾從5 年前每股不到2 美元，到如今AMD 股價首次超越英特爾
虽然很多看不懂，但是无形之中能刚觉到半导体技术真的是非常的复杂。
那么华为用中芯国际14nm能做出麒麟1020吗？功耗如何？
连胡老板都不认识的专业人士...
蘋果的A14仿生處理器將搭載台積電5nm製程，因為5nm製程是目前最先進的技術，相較於A13晶片搭載...
n10到n7已经只有10%多一点的性能提升，n7往下推还有那么的提升余地？稍微有点物理常识的都不会信。
最新傳言高通与华为达成长期授权协议看來是要棄麒麟用驍龍
对华为是整体禁售，高通也没办法出货的。听说华为每年给高通17亿美元，获得5G专利授权。不过禁售令还有段时间，这段时间什么都有可能发生。
>>【升級5nm EUV．加入L4 Cache】疑似AMD Zen 4 處理器設計專利曝光文: Roy ...
这么总是有这种乱七八糟的傻帽来烦我哦，哥早说了。台积电生产线是做low-power的。早年给Nvidia做代工都一大堆问题，稍微有点常识的人都知道。AMD外包给TSMC短期看没事，但迟早要惹大祸的。
>>【升級5nm EUV．加入L4 Cache】疑似AMD Zen 4 處理器設計專利曝光文: Roy ...
EUV这玩意只是一个光刻手段，没办法决定器件性能的。你们这帮人找我吵架前，能不能稍微读读器件物理的书？
>>以下全文轉載自FB「工程師在波特蘭」粉絲專頁大家都在問英特爾到底怎麼了? 其實不論7nm dela...
後來上面那個粉專受到壓力關掉了，後續文章備份貼在下面
P3
來談談下單台積電後帶給英特爾的一些副作用.
製程卡關雖然不好, 但是對英特爾來說其實沒有真正的傷到筋骨. 英特爾的本業
CPU/Server幾十年打下來的江山很牢固, 尤其是Server的市佔牢牢地抓在手裡, 再加上
10nm產能慢慢上來, AMD雖然急起直追, 但是要真的追上來還有一段時間. 英特爾比較大
的問題是設計部門的包袱太大, 思維過於封閉僵化, 跟不上變化, 早晚有一天會遇上瓶頸
. 當製程落後和設計瓶頸同時到來的那天, 城池可能就守不住了. 這也是為什麼BK要在
2015年找來Murthy (除舊), 2018年再找來Raja Koduri和Jim Keller (佈新).
找Murthy來就是要來給公司震撼教育和動手術的, Murthy一上任就巡了一遍所有的山頭,
看到不配合的主管就拉下來, 然後順勢往下動刀. 不賺錢的group, 砍! 表現不好的
EVP/VP/Director, 砍! 沒錢景的project, 砍! 冗員, 砍! 每砍完一刀, 就把整個單位直
接收編歸他管轄, 砍到後來甚至連製程部門都收服了. 新官上任還真有一點新氣象的感覺
. 不過什麼事做過頭了總會出問題, Murthy忘了動手術是要用手術刀, 不是用菜刀的. 把
腫瘤跟肥肉切掉, 不能順便把身體裡面捅出一堆洞來. 2015年砍了12000名員工就是一個
很失敗的裁員行動, 裁掉了很多好員工, 從此士氣大落.
其實之所以找Murthy來動刀, 就是因為除了製程部門外, 設計部門也需要好好的整頓一下
.
英特爾的設計部門就像一台載了沉重包袱的牛車, 慢慢的往前走, 越走包袱越多, 偶爾有
人提出丟掉一些包袱, 但是聲音馬上就被壓下去, 沒有主事者敢承擔把一些包袱丟掉的風
險, 反正一路走來都是這樣過來了, 大鍋飯吃得好好的, 何必沒事找事.
先不提IP/Library設計, 就舉Design Flow的例子. 英特爾CPU的底層電路的實作精神就是
手刻電路. 在關鍵的block裡, 每一條data path, 每一個cell, 每一條net都要很精準的
控制, 務必要把所有多餘的一絲絲的delay都榨出來, 然後每一代靠著製程的進步來把CPU
整體速度往上擠一點. 然而業界的EDA Tool一直在進步, 自動化能夠達到的效能已經慢慢
追上手刻. 英特爾也用這些Tool, 但在使用上的哲學就是, 不管工具有多少新功能, 就只
拿其中一部分來實現英特爾現有的客製化Flow裡的功能, 其實這無可厚非, 畢竟最關鍵的
部分必須很小心的做好. 但是絕大部分的block, 都不需要這樣的設計, 如果Flow是圍繞
著手刻的哲學疊上去的, 就會對大部分的block造成負擔.
這樣的負擔英特爾有辦法靠大量的DA (design automation)人力吃下來, 再靠S提供的服
務(畢竟英特爾是S的衣食父母)來讓Flow繼續運作下去, 但是整體來說就是處在一種危險
的平衡下. 再加上英特爾山頭越來越多, 所謂天下Flow, 合久必分, 分久必合. 每幾年就
有人提議把所有的Flow都併到中央單位, 但是久了以後各山頭又嫌中央Flow不好用, 自己
偷偷搞起內部Flow. 久而久之, 英特爾的Flow就變成一隻龐然巨獸, 想改都不知道從何改
起.
在B(手機/平板SOC)時期, 英特爾力圖振作, 搞了一個算是和業界有接軌的Flow, 整個設
計理念也比照業界SOC. 但是公司史上所有只要不是正統CPU的project, 夭折率都很高, B
也不例外, 在2016宣告放棄.
笨重的牛車繼續蹣跚地向前行, 走到了分叉路, 14nm產能不夠, 各山頭要出走台積電的時
候.
當時還存在的通訊部門說, 數據機兩年後要下單台積電然後交貨給某手機公司, 你讓我開
牛車一定到不了, 給我一支重騎兵. 中央Flow team哪敢說不好, 立馬分兵引進S給小公司
專用的輕量級flow, 然後把一些英特爾特有的東西加上去, 通訊部門帶了糧草就上路了.
但內部Flow從此一分為二: 給英特爾製程專用的flow, 還有給台積電製程專用的flow.
Flow team的人力有變多嗎? 有沒有聽過一個笑話, 老闆請你用50% bandwidth做A, 50%
bandwidth做B, 最後就是200% bandwidth做AB.
Server的IP部門說我要給某網路公司做一個樣品, 一年半後交貨, 我也不要坐牛車, 給我
一支輕騎兵就好, 但是有一部分我想試試C, 因為有一些外面招來的員工說C才是業界流行
的. Flow team想想上面大老闆正在強調要擁抱變化, 公司又在推行dual source (C/S並
存), 上面都交代了那就搞吧, 所以Flow正式二分為四, 但是Flow team的人力有變多嗎?
你知道的.
重騎兵和輕騎兵都各自出征了, 然後都被殲滅了 (project被取消了).
打了敗仗, 結果是什麼? 幾年的人力經費打水漂, 後勤支援體系(memory, IO, library)
不堪負荷, Flow team的DA苦不堪言. S不棄不離了那麼多年, 換來了dual source的結局
, 滿肚子委屈.
這只是改用台積電之後帶來的其中一個副作用, IP和Library就更不用說了. 晶片設計產
品的規劃都是三五年以上, 大軍未動, 糧草先行. 假設三年後要出貨, 那所有的東西都要
在預定的時間到位, 產能要先預訂好, IP/Library開發要提早準備, 人力要找齊, Flow要
先定下來. 以下為假設情況, 如果你告訴project負責人, 三年後那顆IC你用台積電 7nm
出貨, 五年後那顆有可能英特爾7nm, 也可能台積電5nm, 也可能兩個都用. project負責
人只好根據每一種情況做準備, 排列組合之後有多少可能? Gantt chart大概好幾頁都畫
不下. 英特爾長期以來的成功就在於專注, 一手抓製程, 一手抓設計, 照自己的步調慢慢
走, 就算設計部門過於保守, 也還應付的來. 現在演變成多頭馬車的快攻, 但是設計思維
又沒有跟上外界, 很多時候就力不從心.
用台積電在現階段是一個必須, 但是50年老店英特爾還沒有做好心理準備. 曾經有一個人
看出了這個問題, 一個最擅長扭轉局勢, 戰無不勝的大將之材. 可惜Jim Keller來了,
Jim Keller又走了.
P4
Jim Keller過去在Apple, AMD, Tesla的豐功偉業網上就可以查得到. 就不再贅述. 關於
他的過去, 這篇報導寫得最全面
https://短网址/3fOpk77
現在來談談他2018年來到英特爾之後做了些什麼.
JK是一個徹頭徹尾的工程師, 最愛做的事就是解決問題, 越棘手的問題他越有興趣. 他最
喜歡一層層的抽絲剝繭, 找到問題的源頭, 想出解決的方法, 解決後就瀟灑地離開, 揮揮
手不帶走一片雲彩. 他的職涯就像救火隊一樣, 一連串的解決問題: AMD 1年 (K8),
SiByte 1年, Broadcom 4年, PA Semi 4年, Apple 4年 (A4, A5), AMD 3.5年 (K12,
Zen), Tesla 2年, Intel 2年.
以前他在Apple/AMD是解決CPU架構的問題, 現在格局更大, 要解決整個公司的問題, 直接
把公司當成機器來看, 一台問題很多的老機器. 以他的資歷和地位, 追求的已經不是錢而
已, 是一種成就感和快感, 更重要的是一種歷史定位. 他給自己的使命就是, 把英特爾這
台機器的問題解決, 這輩子也沒遺憾了.
從這個角度來說, JK來到英特爾真是來對地方了, 在英特爾這種情勢之下, 誰能扭轉局勢
, 誰就能名留千古. 英特爾的問題錯綜複雜, 環環相扣, 要找到問題的源頭都不是件容易
的事. JK來了以後, 勤跑基層, 連Boston這種邊疆地區都去了很多次. 他辦了很多座談會
, 也找來了很多主管對他做簡報.
我沒有在現場參加過這些座談會, 但是看過線上重播. JK穿著很隨興, 常常就一件牛仔褲
配一件破破的T-shirt, 聽他講話, 就像跟坐在附近的資深工程師聊技術一樣, 講話直接
不拐彎抹角, 有人提出了一些對公司的批評, 他既不動怒, 也不粉飾太平, 反而會追根究
底一路問下去. 這樣的領導人就是給基層員工一種放心踏實的感覺, 對老Intel人來說,
JK就像是一股清流, 畢竟大家看多了好大喜功, 空口說白話的高層, 簡稱Bozo. Bozo就是
Steve Jobs最恨的類型, 這訪問值得一看再看
(https://www.youtube.com/watch?v=lsLpQnIJviE). 訪問裡Steve Jobs說最好的主管,
就是根本不想當主管的individual contributor. 而Jim Keller就是這樣的人.
現在我們來把英特爾面臨的問題條列出來. 簡單來說, 擺在眼前的問題就是, 先進製程落
後, 主力製程塞車, CPU/Server架構遇上瓶頸, 次要單位產品被迫出走台積電, 公司內部
後勤補給戰線拉得太長, 導致計畫失敗率增加, 人力吃緊導致優秀員工出走, 員工出走又
進一步延後解決製程問題的時程, 以及改善CPU/Server架構的能力, 整個問題鏈繞成了一
個圓圈.
來看看他給英特爾開出來的藥方是什麼?
JK的中心思想就是, 先不管那麼多, 先看看客戶要什麼, 然後從準時交貨給客戶開始. 交
貨了, 信心就會增加, 有了突破點, 就可以繼續加碼, 驅動整個正向循環.
在JK收集了眾多意見之後, 發現計畫會延遲其中最大的原因, 是IP team交給產品部門的
時程落後. IP team為什麼會落後, 因為每個產品部門的晶片運作條件不一樣(溫度, 電壓
, 製程, 速度, 介面), 等到產品部門把規格定下來, 交給IP team, IP team開始起跑,
好不容易完成了IP hardening (把IP從描述語言實作成電晶體的藍圖), 交貨給產品部門
, 接下來產品部門才能開始驗證, 但驗證是很花時間的一道步驟, 最後很大的機率計畫就
延遲了. 再加上如果有好幾個產品部門需要這種HIP (Hard IP, 實作好的IP), 對IP team
的負擔就是雪上加霜.
JK的第一個改革非常符合邏輯, 簡單來說就是兩個重點: IP re-use (重複使用), 還有在
IP部門的開發時程和產品部門的整合時程上盡可能的重疊. 他下達的新指令就是, IP
team以後不負責hardening, 由產品部門負責, 但是IP team要確保IP是可以很容易的驗證
(verifiable), 而且介面要很乾淨. 這樣一來產品部門可以在很早期就開始驗證, 然後
因為hardening統一由產品部門負責, 所以操作條件也一致, 實作起來也比較有效率. 為
了完成這個任務, JK在他自己加入五個月後, 從外面挖來了以前的子弟兵, Netspeed的
CEO Sundari Mitra來負責統整所有IP方面的業務.
第二個改革就是, 讓英特爾從製程選擇的桎梏中解脫出來, 從此以後, 沒有一定要用英特
爾製程這回事, 誰好用誰, 誰快用誰, 誰能讓產品越快出貨用誰. 為了達到這點, 他也大
力推行不同die同在一個SOC產品上, 像是記憶體/IO/AI/GPU用台積電, 核心用英特爾.
第三個改革是回到他的老本行, CPU架構. 一方面他讓Atom在AI方面擔當更大的責任.
Atom是當年英特爾為了打敗ARM所開發出來的低耗電核心, 主要由德州奧斯汀的團隊負責
開發. 在他的推動之下, Server單位用了更多的Atom來設計產品. 另一方面他也花了一些
時間試圖去革新英特爾傳統CPU的架構, 目標是把10年的架構更新縮短到5年, 不過這方面
沒有傳出太多好消息.
第四個改革則是呼應上一篇提到的設計流程(design flow). JK要流程部門盡可能地用EDA
公司提供的原始流程(barebone flow), 不要疊床架屋, 不要太多的包裝(wrapper), 要盡
可能和製程脫鉤, 這樣同一個流程就可以支援不同晶圓廠的不同製程.
除了上述這些以外, 就是一些比較基本的組織重組, 砍掉不獲利的計畫, 整合資源. 比較
值得一提的是他也招攬了一些外面業界不錯的人進來, 包括前面提到的Sundari Mitra,
還有Nvidia的VP Ashish Karandikar (不過這位老兄才來了三個月就嚇得逃跑了). 同時
JK也在英特爾內部提拔了很多人上來.
看到這裡你應該可以發現, Jim Keller的基本方向就是化繁為簡. 獨孤求敗有句名言, “
重劍無鋒, 大巧不工, 四十歲前持之橫行天下. 四十歲後, 不滯於物, 草木竹石均可為劍
”. 對Jim Keller來說, 事情很簡單, 就是做出好產品, 其他的都是次要, 他看的是一個
更遠的未來.
EDA倒是還好，你可沒聽過有晶片廠商賣產品的時候把"使用最新版本EDA"當作特色宣傳吧?
楼主，开头请检查是否有误“曾经的AMD也是综合体，10年左右把fab部分卖给了海湾土豪成立了globalfoundry。目前AMD只做设计了。”
此处的“fab”是否应为“foundry”
此处的“fab”是否应为“foundry”
>> 不是这个意思，我估计大概是意法半导体和华为成立个子公司，用意法的名义购买EDA软件，实际都是华...
美国人也不傻呀，现在对华科技企业全面开刀，你购买服务会有资金流动吧，你的特定产品进出的那几家公司也能监控吧，那么你成立新的壳，采购敏感技术，发生大额资金流动美国能不察觉？
>> 大型 IT 公司里正好相反, CPP的服务始终是主流, 没有要被取代的迹象. 而且越是成熟稳定...
我记得以前认识一个运维说过一句话“学IT出来千万别做运维，最没人权最累的活就是运维，出了问题往往要把整个服务器翻一遍才找得出来。”
>> 我不这么认为，在通讯领域爱立信思科这些不是被华为打的节节败退么，研发人员走乐就换一批国内有的是...
你忽略了这些技术活的技术含量，往往是到35岁上下，积累了大量行业经验的时候健康垮了就走了，我国的IT是没可能在技术层面跟欧美同台较量的，只有通过商业以及政治手段维持竞争优势，这反过来更进一步降低了技术人员的价值。
你说面对思科跟爱立信，华为的优势并非来源性能，而是低廉的价格击败了他们。国家支持的补贴，政策贷款以及国有商业银行的各类贷款规模有几百亿美元之巨。
>> 楼主，开头请检查是否有误“曾经的AMD也是综合体，10年左右把fab部分卖给了海湾土豪成立了g...
fab foundry同義詞啦
fab = fabrication plant = foundry
在半導體產業的使用語境下兩者可以互換
>> 你看市值就知道了，台积电市值200多b只是uber的一半不到，而uber只是二线厂，amazo...
台積電市值目前大概550~600B
Intel大概250B
Uber應該只有100B吧 (uber從來沒有到400B過，你應該是查錯數據了)
难得一见得半导体专业好帖
感谢解惑
感谢解惑
jackiele
新注册用户
了解了很多不了解东西，知识盲点
>> 你可知道台大电机系是台湾第一系，录取分比台大医学院还高。工资不必多说了吧。Intel，高通员工...
>你可知道台大电机系是台湾第一系，录取分比台大医学院还高。工资不必多说了吧。
身為台灣人吐槽一下
電機系第一也只是經濟起飛有在分紅的那幾年，那應該已經二十年以前了……
之後醫學院早就搶回第一了吧
>> 台湾整体薪资就不行啊而且只有foundry可以没有一线fabless和cs大厂。 你看看美国呢...
>35岁歧视是墙国特有，美国五六十岁一线码农也大有人在。
不只強國，台灣也有很多這種「你年紀大了就該走高階的，實際寫code找幾個新鮮的肝就行了」
實際上要把新鮮的肝養到能改程式至少要半年以上，然後流動率又高
實在不懂為什麼會有這種莫名其妙的想法，有老人願意留下來修程式到底有什麼不好？
我们不懂半导体制造。我们只认准我们唯一的真理：想要半导体不被敌人“卡脖子”就必须背熟习近平思想。每天一句习近平语录指导我们愚公移山，一句不够就两句，两句不够就三句，全国上下一盘棋，打攻坚战。
哈，这个问题怎么又被顶上来了？
给大伙推荐一本书吧，是集成电路制造方面的经典教材。
难度很低，基本上是从沙子开始讲起一直讲到怎么造出来芯片。业内人士可以仔细研究，外行也能看个热闹。唯一美中不足之处就是没有更新到最近几年的最先进制程。
Microchip Fabrication, A Practical Guide to Semiconductor Processing
Peter Van Zant zlibrary链接
给大伙推荐一本书吧，是集成电路制造方面的经典教材。
难度很低，基本上是从沙子开始讲起一直讲到怎么造出来芯片。业内人士可以仔细研究，外行也能看个热闹。唯一美中不足之处就是没有更新到最近几年的最先进制程。
Microchip Fabrication, A Practical Guide to Semiconductor Processing
Peter Van Zant zlibrary链接
写了2个小时，有认识管理员的帮忙推荐下，全是一线经验。
标题加个【原创】吧
其实无论制造还是EDA 都离不开美国。目前世界上快垄断了除光刻机以外几乎有所设备的半导体设备商是Ap...
我看到网上评论说华为通过和意法半导体合作研发解决了EDA软件的问题，华为还是很会钻空子的
不奇怪，台积电的供电都是独立供应的，全台湾停电都不会断台积电。
19年台湾地震，核电站断电。台积电停了3个厂，损失很惨的。
怎么没竞争关系，没有台积电先进制程，AMD怎么YES？现在微软苹果都在布局ARM，AWS都要上暴打白...
就跟Intel做移动芯片做不起来一样， ARM做服务器也做不起来。搞ARM服务器集群的象点样子也就是Amazon AWS上马了，但是基本上也属于玩票性质；高通已经放弃ARM服务器芯片业务了。
Intel的基带芯片业务已经打包卖给苹果了；不知道你所说的是哪方面的无线业务？
卖的那块我不熟，听说办公室在santa clara。好像与5G有关，但无线业务海着了。
就跟Intel做移动芯片做不起来一样， ARM做服务器也做不起来。搞ARM服务器集群的象点样子也就是...
记得18年，Intel服务器业务收入就已经超过PC业务了
10 nm其实去年intel已经成功了，x86在移动端不如arm功耗低，但运算性能绝对领先。所以服务...
绝对领先？大人，时代变了。
https://www.anandtech.com/show/14892/the-apple-iphone-11-pro-and-max-review/4
https://www.anandtech.com/show/15578/cloud-clash-amazon-graviton2-arm-against-intel-and-amd/7
绝对领先？大人，时代变了。https://www.anandtech.com/show/14892/...
哎，涉及到跑程序就很难说了，毕竟不是我的专业。我一直谈的是半导体工艺技术。
绝对领先？大人，时代变了。https://www.anandtech.com/show/14892/...
至少亚马逊上，装Intel的笔记本比装AMD的销量好很多。打游戏更多拼的是显卡，内存。那些东西你得找Nvidia。
推荐了，不过Intel似乎只占Asml1.6%股份，这也算大股东吗
推荐了，不过Intel似乎只占Asml1.6%股份，这也算大股东吗
EUV卡得最厉害是14年当时source power 只有15W。而且是连续两年停滞不前，光那年Intel给ASML投资了50亿美元。按这比例，ASML市值不得4000亿刀？很多时候，公司持股不方便用真名，因为牵扯到政治，税务很多问题。通常会开家分公司注资
推荐了，不过Intel似乎只占Asml1.6%股份，这也算大股东吗
比如说三星电子，李在镕家族只占三星1%多的股票，但他们家族通过各种关联公司，可以控制三星电子30%的股票。当然了，他已经发话了，三星电子未来不会传给子女。
今年台积电5nm应该就是用的euv了吧？
华为海思只做设计不做制造，所以你的问题压根不存在。毕竟设计逻辑与芯片有很大的区别。我覺得華為的芯片性能沒那麼強勁，感覺就是通過降分辨率和性能來維持電量和流暢度，性能沒有吹的那麼牛
我覺得華為的芯片性能沒那麼強勁，感覺就是通過降分辨率和性能來維持電量和流暢度，性能沒有吹的那麼牛
这个不太清楚了，但以我的经验，无论华为还是苹果的手机芯片，都很难最终拼过三星。只要韩国人脑袋不抽筋。
今年台积电5nm应该就是用的euv了吧？
今年还是7 nm。EUV台积电自己说法是，只做前几层互联。但具体是哪几层不清楚。
绝对领先？大人，时代变了。https://www.anandtech.com/show/14892/...
x86的通用计算性能还是远在ARM之上的，ARM单核单线程还凑合，服务器这种多核多线程的运行环境ARM就不行了。现在的形势是移动平台ARM称王，服务器x86独霸，传统的桌面计算机由于当年Wintel联盟的巨大惯性也还是x86的天下，ARM能不能成功分到一抔羹还要拭目以待；如果有突破的话，估计还是苹果有戏。
今年台积电5nm应该就是用的euv了吧？
我也很好奇，EUV可靠性那么差，台积电怎么敢用EUV投入生产的。毕竟已经接单了，到期无法完成要赔钱的。不过今年疫情这么厉害，那些单子恐怕很多要取消。
intel近20年最亏的是没预测到移动端。这方面市场让高通抢了。跟微软一样低估了移动市场。但Inte...
服务器端的功耗重要性不比移动端低，低功耗意味着低运营成本，并且相关散热系统的压力也低很多。当然服务器不在意绝对的低功耗，在意的是每瓦性能。
x86的通用计算性能还是远在ARM之上的，ARM单核单线程还凑合，服务器这种多核多线程的运行环境AR...
IC设计方面，我只做RF，也就是模拟电路那块。你说的这些都不怎么懂。
服务器端的功耗重要性不比移动端低，低功耗意味着低运营成本，并且相关散热系统的压力也低很多。当然服务器...
对呀，这就是Intel的优势之一呀。单位功耗性能X86是优于ARM的。
性能总有个取舍，手机上面功耗当然排第一啦，毕竟电池容量就那么大。但服务器怕什么，阿里，腾讯缺那点电费...
现在服务器中功耗也是很重要的一个因素, 因为用电已经成为数据中心的主要成本了. 如果新一代CPU的性能提升10%但功耗也提升10%甚至更多, 那公司就并没有太大兴趣换代, 买更多机器就可以了.
CPU的寿命问题倒并不太重要, 其它组件如 SSD 的寿命比 CPU 要短的多, 一般来说数据中心只要保证报废率在一定程度以下就可以了.
对呀，这就是Intel的优势之一呀。单位功耗性能X86是优于ARM的。
但是现在已经不如amd了，而且是落后很多。现在intel唯一领先的就是绝对性能，但只有日益萎缩的pc市场上才最重视这一点。
现在服务器中功耗也是很重要的一个因素, 因为用电已经成为数据中心的主要成本了. 如果新一代CPU的性...
买更多机器意味着更多维护人员，更高的整体耗电。
中芯国际的14纳米在业界算什么地位？
但是现在已经不如amd了，而且是落后很多。现在intel唯一领先的就是绝对性能，但只有日益萎缩的pc...
这个我不信，理由是AMD已经没fab了，sub14 nm 缺一线fab资料，很难设计出好芯片。
中芯国际的14纳米在业界算什么地位？
从15年拖到20年的水平。
我在文中已经说了，sub14 nm的设计得跟fab一起做的。因为光刻规则非常特殊。AMD已经不做fa...
这只是一方面，自建Fab也不是只有好处，不然AMD也不会变卖了。
更重要的是，ARM阵营背靠移动端的巨大市场，先进制程的资本投入可以被摊销的很低。
实际的产品，服务器端的rome，intel至今没有推出相接近的芯片，单路比intel的双路还强。比如...
早说过了啊，只谈半导体工艺技术。数电本科读完就没怎么碰过了。我是做半导体器件，自然也做工艺与模拟。论算法，还是找计算机码农们吧，数电说实话，真不知道有博士做数电研究的。
毕竟数电这玩意比模拟还拼工艺，ISSCC上数电的paper很少见到学校的，几乎是那几家大厂的。
至于测评，看看就好别太当真。另外，你所说的迭代速度应该能理解为时钟频率。时钟频率由晶体管速度所决定。
当然是说的清楚的，否则pie是靠什么吃饭的。
确实说不清楚，随机性太大。除非你压根没进过lab。
早说过了啊，只谈半导体工艺技术。数电本科读完就没怎么碰过了。我是做半导体器件，自然也做工艺与模拟。论...
迭代速度指的是新产品推出的周期啊233。 intel之所以落后就是因为痴迷于优化，目前的主力产品核心部分还是2015年的设计，当然比不过一年一个新设计的amd了。
设计规则可以整合在闭源的自动化设计套件里提供给客户，不会泄密也不会影响客户的开发周期。
因为目前只有double patterning有一套相对完整的图案分解算法，哪怕是这样，都经常搞出NPC问题。sysnopsis跟cadence都抓脑袋的不行只能特例报警特别处理。台积电怎么把套算法写成程序并且整合在软件包里？我很好奇。
半导体工艺只是产品竞争力的一部分，而且不是逻辑电路芯片最重要的部分，万万不可以偏概全，分不清主次。
那你上ISSCC找篇在学校流片的数电paper？
因为目前只有double patterning有一套相对完整的图案分解算法，哪怕是这样，都经常搞出N...
呃呃，你是觉得第三方软件厂比台积电更了解他们产品的设计规则吗233
Intel在整个生态上还是有很大的优势的, IT企业的数据中心里的软件stack (操作系统, 编译...
你说的这些其实不是大问题了已经因为目前软件的设计越拉越平台无关，cpp，rust之类的native language用的比例很小，只要openjdk这类运行环境做好适配已经可以应付大多数应用。而且服务器是很专门化的也不需要一台机器承包所有任务，连aws都对不同用途的机器分类很多。
反倒是超算，更重视机器的指令兼容性，但是超算的成本非常关键。
如果你说的是真的，那摩尔定律的意义何在？晶体管不停的scaling down难道是这几十年Intel 台积电吃饱了没事干。台积电现在7nm fab一间厂投资上百亿美元。哪怕开50万的年薪，也够雇一千个码农做算法多少年了？现阶段计算机体系结构还看不到大变化，AI什么的还处于研发阶段。数电也不会变。等未来的量子芯片吧，那些我也不清楚了。
如果你说的是真的，那摩尔定律的意义何在？晶体管不停的scaling down难道是这几十年Intel...
那为什么fabless厂的设计人员的工资比码农低，foundry厂员工的工资又普遍比fabless厂的低？台积电做工艺是因为他们只能做好工艺做不好逻辑。不赚钱的行业当然有存在的意义，但这不能否认他们不赚钱。台积电已经是业内垄断了员工的待遇也比不上fabless小厂，这就是社会现实。
呃呃，你是觉得第三方软件厂比台积电更了解他们产品的设计规则吗233
因为这个专利也不是台积电的，台积电做sub-14很多也是买的EDA厂商的专利。我记得triple patterning的专利是UIUC一小组的。后来sysnopsis把这个专利买了。具体算法程序当然是EDA公司写啦。台积电这一块当然只能听他们的。要知道EDA领域出过好些图灵奖。
那为什么fabless厂的设计人员的工资比码农低，foundry厂员工的工资又普遍比fabless厂...
你可知道台大电机系是台湾第一系，录取分比台大医学院还高。工资不必多说了吧。
Intel，高通员工收入也不比谷歌低多少。
foundry工资低是以前国内的状况，fab不赚钱当然收入低啦。国内现在fabless好像只剩下海思了。硕士流水价我国内毕业那年都已经跟百度，阿里腾讯差不太多了。
但现在不同啦，比如华虹半导体。那种很资深40多的一线工程师，也有百万年薪。毕竟
做fab是越老越吃香，码农都懂的35岁你去一线大厂找个好坑试试？
您认为AMD新一代ryzen3000系列这一代的单核心性能提升幅度有多少是新制程贡献的？有多少是新设计贡献的？，多核心总性能这两个因素贡献的比例会有差异吗？
那为什么fabless厂的设计人员的工资比码农低，foundry厂员工的工资又普遍比fabless厂...
你也别把这些大厂想得多高大上，人都是很懒的。我老板还有个哥们，自己博士论文写完没人看。于是他把那些半导体图案算法原样不动只加了个好操作的界面。结果让EDA大厂看中了，连人带程序一起买了过去。开价上千万美刀。现在加州豪宅住着。公司高管当着开心得不得了。老板吐槽我们毕业后都穷光蛋忙着攒钱买房，就他直接财务自由了，还娶了个漂亮媳妇。开会碰到那老哥，他还请我们众屌丝吃饭呢。
你可知道台大电机系是台湾第一系，录取分比台大医学院还高。工资不必多说了吧。Intel，高通员工收入也...
>录取分比台大医学院还高
其實電機系應是比醫學院稍低一點... 而且電機系畢業生工資中位數應低於醫生，另外電機系很多也走ＣＳ路線
你可知道台大电机系是台湾第一系，录取分比台大医学院还高。工资不必多说了吧。Intel，高通员工收入也...
台湾整体薪资就不行啊而且只有foundry可以没有一线fabless和cs大厂。 你看看美国呢？
foundry最景气的其实是90年代，那时候台积电发过百倍月薪的bonus。但是和cs的最景气时代，上市就实现财务自由，还是没法比。
intel的ic设计工程师在美国工资大概是Google工程师的一半多一点，pe之类的低很多。
35岁歧视是墙国特有，美国五六十岁一线码农也大有人在。而且就是墙国35岁以上的人也很多。
你可知道台大电机系是台湾第一系，录取分比台大医学院还高。工资不必多说了吧。Intel，高通员工收入也...
你看市值就知道了，台积电市值200多b只是uber的一半不到，而uber只是二线厂，amazon 微软的市值都是1t左右
只是介绍半导体业界一些概念，因为中文媒体圈把这些概率全混淆了。比如最基本的node CD都没搞懂就开...
但AMD确实做到了频率线程双双吊打英特尔，如果你说AMD是假7nm，那他们是怎么做到的呢.....
樓主結論：中芯半導體別說彎道超車，連其他晶片廠的車尾燈都看不到（這樣總結對嗎）
大型 IT 公司里正好相反, CPP的服务始终是主流, 没有要被取代的迹象. 而且越是成熟稳定的se...
我劝你找个大厂实习真实了解一下大厂是怎么运作的。
第二个链接里的评论都说了，这是拿ARM的单核单线程跟Xeon的单线程比；这种比较没啥实际意义。就我个...
SPEC Benchmark不看看评论。
楼主能不能谈一谈intel 14纳米和amd 7纳米的区别吗，amd的7纳米更多的是一种宣传吗？但是好像确实amd的7纳米带来了更高的单核效率和更优秀的功耗控制
我觉的讨论问题就事论事就可以了, 没有必要质疑讨论者的资格. 本人在大厂工作了也有七八年了, 从in...
你之前说的那一大堆东西和我的经验完全相反，没有讨论的必要了已经。你说大厂七八年我是100%存疑的。
Intel在整个生态上还是有很大的优势的, IT企业的数据中心里的软件stack (操作系统, 编译...
AMD同性能的CPU比Intel省一半电现在已经是现实了。
今年还是7 nm。EUV台积电自己说法是，只做前几层互联。但具体是哪几层不清楚。
不就是今年第四季度吗？5nm，给苹果和华为用的
台积电5nm马上就要大量出货了，而且去年的7nm euv锤英特尔的10nm问题不大
请问1NM之后会是怎样的?那个自旋电子技术是否是续命的有效解决方案?中芯能不能胜任华为的“托付”呢？如果中芯硬要救华为，美国是否能够远程毁坏半导体设备呢？好像问题有点多，不好意思。
你看市值就知道了，台积电市值200多b只是uber的一半不到，而uber只是二线厂，amazon 微...
你搞错数量级了；Uber现在的市值只有60B，台积电的市值是Uber的四倍。主要半导体公司今天的市值：
三星：273B
英特尔：266B
台积电：252B
英伟达：212B
高通：90B
AMD：62B
首先感謝樓主打這一大篇文字介紹半導體製程不過文中有些部份，可能由於樓主是作Analog電路或是學界出...
SAQP问题依然是对准，这一块我很确定Intel 19年已经搞定了。EUV这一块怎么说呢，ASML与TSMC有一个合作组，每年advanced lithography 都能看到报告。但科研与实际生产又很大的区别。ASML与三家都有密切合作，很难说偏向于谁。半导体归根结底是一门生意，赚钱才是最重要的。早在18年开始，很多人都怀疑TSMC的良率问题。这一点可以参考三星与TSMC的利润率，三星技术落后于TSMC，但利润率却比TSMC高，难道不奇怪吗？
楼主能不能谈一谈intel 14纳米和amd 7纳米的区别吗，amd的7纳米更多的是一种宣传吗？但是...
做生意的当然会宣传自己产品好啦，这点大厂们跟街头小贩没区别的
在美國 CS >>> Design House > foundry在台灣 Design House ...
苹果的design工程师薪水还是很高的；现在Google、FB之类的公司都在做in-house design，待遇也很不错。
我记得以前看到的一个新闻是台湾平均薪资最高的公司是联发科，300万新台币。
首先感謝樓主打這一大篇文字介紹半導體製程不過文中有些部份，可能由於樓主是作Analog電路或是學界出...
另外，光刻领域最权威的是advanced lithography SPIE.这一点无论学术界还是工业界都无争议。
我现在就在业界。。。明显我写的很大部分你没认真看。SAQP的问题是对准，这一点上，哪怕你从193i换到EUV也没办法解决。毕竟这一块是机械领域的问题，没有太有效的解决办法。我稍微提一点机密，对准问题也可以说是EPE问题，光刻结束后的刻蚀经常把需要保留的线条移除了。但如果下面的线条刻蚀率不同呢？如果在光源上再做一点手脚呢？
10nm上，intel把这些问题都解决了。
半导体工程师很牛逼的，什么歪招都能想得到的。
这是我能说的极限了。能不能懂看你自己。
10nm上，intel把这些问题都解决了。
半导体工程师很牛逼的，什么歪招都能想得到的。
这是我能说的极限了。能不能懂看你自己。
SPEC Benchmark不看看评论。
SPEC只是众多CPU benchmark中的一个，对程序在实际运行环境里的表现指导意义不大。我给你举个例子：很多应用程序都会用矢量计算单元做并行计算来加速，ARM的矢量计算单元宽度是128 bit，Intel的x86是256/512 bit，不考虑其它因素，x86就是ARM的2-4倍。x86还支持超线程，一个物理内核相当于两个逻辑内核，跑多线程的话就更要胜出ARM很多了。服务器芯片上ARM是远不能和x86竞争的；能威胁到Intel在服务器芯片市场地位是AMD，不是ARM。